[VHDL编程] usefulUART

说明：UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and App
<> 在 2025-02-05 上传 | 大小：4kb | 下载：0

[VHDL编程] key

说明：键盘应用程序,通过键盘控制数码管显示相应的数值-Keyboard application programme
<龙淮祁> 在 2025-02-05 上传 | 大小：4kb | 下载：0

[VHDL编程] Nois_core

说明：基于niosII处理器，pio驱动程序.入门必备。-Based on niosII processor, pio driver. Getting Started necessary.
<志行千里> 在 2025-02-05 上传 | 大小：149kb | 下载：0

[VHDL编程] traffic

说明：车辆左右转的光亮显示，同时包含刹车和警告等信号的不同提示情况。-Vehicles turn light show at the same time contains the brake and warning signals such as tips of the different。
<xjz> 在 2025-02-05 上传 | 大小：203kb | 下载：0

[VHDL编程] tdoa123

说明：Position location services will not only provide new customer options and products for wireless carriers, but will also provide features that could dierentiate services in dierent markets (i.e., dierentiation betw
<vijay> 在 2025-02-05 上传 | 大小：810kb | 下载：0

[VHDL编程] AUTO_START

说明：verilog 编写的代码 方便使用 能自启动的七进制计数器-verilog code written in easy to use can be self-starting of the seven binary counter
<文一左> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_send_receive

说明：verilog 编写代码 实现功能数字信号的发送和接收-verilog to write code to achieve functionality to send and receive digital signals
<文一左> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] Systemverilog_for_Verification

说明：Systemverilog for Verification源代码，包括arb_if,atm_virt_if,multi_if_port等-code of Systemverilog for Verification,
<Zack> 在 2025-02-05 上传 | 大小：28kb | 下载：1

[VHDL编程] PWM_moto_ctrl

说明：verilog 代码实现 直流电机PWM控制 内有整个完整工程 和modelsim仿真文件-verilog code for PWM DC motor control to achieve within the whole integrity of engineering and modelsim simulation files
<文一左> 在 2025-02-05 上传 | 大小：927kb | 下载：0

[VHDL编程] arm9_fpga2_verilog

说明：ARM9的开发源代码，全套，很难得。现全部共享。 -ARM9 development of source code, complete, very rare. Are all shared.
<Zack> 在 2025-02-05 上传 | 大小：191kb | 下载：0

[VHDL编程] C8255

说明：这是ALDEC公司的8255IP core，是用VHDL 语言写的，包括文档和代码-This is a ALDEC the company' s 8255IP core, is written in VHDL language, including the documentation and code
<Zack> 在 2025-02-05 上传 | 大小：738kb | 下载：0

[VHDL编程] mcpu_1.06

说明：mcpu, A Minimal 8Bit CPU in a 32 Macrocell CLPD.包括文档和代码-mcpu, A Minimal 8Bit CPU in a 32 Macrocell CLPD. including documents and code
<Zack> 在 2025-02-05 上传 | 大小：243kb | 下载：0