资源列表

« 1 2 ... .69 .70 .71 .72 .73 4274.75 .76 .77 .78 .79 ... 4311 »

[VHDL编程crc16

说明:CRC 16 endcoder/ decoder. The source includes two modules. The first operates with 16 bit register. The second one operates with serial data.
<harvanek> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程crc5

说明:CRC 5 encription and decription module. Operates with serial input data, CRC output is 5bits register. If you decoding CRC the input is valid when output is set to 00000 .-CRC 5 encription and decription module. Operates
<harvanek> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程async_to_sync_reset

说明:async reset to sync reset
<ben2681990> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程calculator

说明:simple VHDL calculator
<HB> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程divider

说明:FPGA 循环拼接除法 循环拼接除法-FPGA Loop stitching DivisionLoop stitching Division
<段于> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程SEG7_IF

说明:SEG7_IP.v是七段数码管的驱动程序,符合avalon总线协议,可以直接添加七段数码管的ip核使用。-SEG7_IP.v is the seven segment digital tube driver, in line with the Avalon bus protocol, you can directly add the seven segment digital tube IP nuclear use.
<ww> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程Basic_Examples

说明:Basic syntax and codes used in VHDL
<Japerski> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程Wipe

说明:Rectangular wipe generator
<ahmad> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程Keyer

说明:Video Keyer supporting Luminance key, Self key, Matt key and Split key
<ahmad> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程Black_frezz_det

说明:Detestor of Black and Freeze in live video-Detestor of Black and Freeze in live video
<ahmad> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程Log2_calc

说明:Log2 calculator used for audio level measure
<ahmad> 在 2024-10-05 上传 | 大小:1024 | 下载:0

[VHDL编程plano

说明:电子琴,手动弹奏模块,可发低八度,中八度,和高八度-Flower, hand playing modules can be made low octave, the octave and octave
<刘小辉> 在 2024-10-05 上传 | 大小:1024 | 下载:0
« 1 2 ... .69 .70 .71 .72 .73 4274.75 .76 .77 .78 .79 ... 4311 »

源码中国 www.ymcn.org