[VHDL编程] IIC

说明：Verilog IIC程序，RAM接口，方便调试，一主多从-Verilog IIC program, RAM interface, easy to debug, and more a master
<吴洋> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_sampling

说明：verilog TLC549采样控制程序-verilog TLC549 sampling control program
<梁论点> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] h2d

说明：使用Verilog语言编写的16进制转10进制程序-Verilog language using hexadecimal decimal program turns 10
<白小白> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] b2d

说明：使用Verilog语言编写的2进制转10进制程序-Using Verilog language binary program turns 10 decimal
<白小白> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] sdi_nrzi_enc

说明：BT1120格式的NRZI编码,并行算法-NRZI encoding BT1120 format, parallel algorithm
<黄木东> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC32_D64

说明：10G以太网，64b比特CRC32计算,10G以太网，64b比特CRC32计算-CRC32 with 64 bits in 10G Ethernet
<李恩明> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] sine_package

说明：ve verilog va tai lieu
<DAO THANH MAI> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：This VHDL sample demonstrates how to generate a VGA signal to make it possible to connect an FPGA to a monitor. Written for Mimas v2, but probably easily adapted to any other board with a VGA connector on it (that can al
<Ruben> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_monitor

说明：时钟监测模块，在系统运行过程中，时刻保持对时钟频率的检测-Clock detection module, the system is running, keep the clock frequency detection
<zhangxin> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Edge_Detection

说明：信号的边缘检测，把一个频率较低的信号转为索需要的时钟频率的信号-Edge detection signal, the low-frequency signal into a signal cable required clock frequency
<商不起> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_lowpass

说明：一个FIR低通滤波器的fpga源码，可以应用于通信调制成型滤波器参考代码-A FIR low-pass filter in the fpga source code, can be used in the communication reference code modulation shaping filter
<右下角> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] interpolate4

说明：调制信号后4倍内插的verilog代码，用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
<右下角> 在 2024-12-23 上传 | 大小：1kb | 下载：0