资源列表

« 1 2 ... .65 .66 .67 .68 .69 4270.71 .72 .73 .74 .75 ... 4311 »

[VHDL编程simple-uart

说明:书写的简单串口通信,可用于FPGA,与电脑连接,测试可用。-a simple uart communication,it can be used in FPGA,it can communicate PC to the FPGA by this code.
<lee> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程fm0_encode

说明:fm 0 encode source code by using verilog
<dd> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程mdc

说明:实现对MDIO通信接口的MDC主机时钟进行整形,输出占空比50 的时钟方波-MDIO communication interface to achieve the MDC host clock shaping, the output duty cycle of 50 of the clock Fang Bo
<nate> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程smg_clock

说明:基于FPGA开发板的数码管时钟代码,可用无误差,分别有时分秒。-a led clock verilog code,it can be used on fpga board,it can dispaly hour、minite and second.
<lee> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程del_skew

说明:按键消抖的verilog代码,在fpga开发板上可用,有按键功能的设计如果不消除抖动,可能会造成误触发-a cut key skew verilog code ,it can work on fpga card,key cut skew is very importent,the design may have error without the code.
<lee> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程rom

说明:生成rom的代码-The code generated rom.。。。。。。。。。。。
<zyz> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程Stepper-motor

说明:步进电机驱动模块设计,使用硬件描述语言设计。-Stepper motor driver module design, using a hardware descr iption language design.
<zyz> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程Stepper-motor-speed

说明:步进电机控制模块主要包括步进电机调速控制,该模块实现步进电机可由外置拨码开关来控制电机转速。-Stepper motor control module comprises a stepper motor speed control, the stepper motor module by external DIP switches to control the motor spe
<zyz> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程Descending-ramp

说明:递减斜波是一种原理和递增斜波相似的波形,只需将递增斜波的循环加法计数换成1111 1111 1111~0000 0000 0000循环减法计数即可。-Harmonic is a descending ramp and incremental principle similar waveforms, simply incremented counts up the ramp into the cycle of ~ 1111 1111 11
<zyz> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程add1A

说明:用于实现锁相光子计数技术的累加器,verilog语言-Accumulator achieve specific cases for accumulator lock detection of photon counting technique
<丁雪梅> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程m

说明:为随机序列产生器,可以作为调制信号的信源-As the random sequence generator, can be used as a modulation signal source
<王佳兴> 在 2024-11-08 上传 | 大小:1kb | 下载:0

[VHDL编程IQ_sin_cos

说明:Cordic根据输入的IQ正交两路信号求取对应的正余弦值-Cordic according to input the IQ of orthogonal cosine signal to calculate the corresponding two road is
<王佳兴> 在 2024-11-08 上传 | 大小:1kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 4270.71 .72 .73 .74 .75 ... 4311 »

源码中国 www.ymcn.org