[VHDL编程] asynchronous-counter

说明：4个触发器构成的异步计数器,采用VHDL语言描述-asynchronous counter
<谢谢> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder-and-decoder

说明：编码器和译码器，包含一个8线-3线优先编码器和一个3线-8线译码器。-encoder and decoder
<谢谢> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] digital-clock

说明：数字时钟程序，实现年月日时分秒的计时，用于Altera 内置处理器-digital clock
<谢谢> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] adder32bit

说明：vhdl code for 32 bit binary addition
<annie> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] bypasscolumn

说明：VHDL CODE FOR 4 BIT BYPASS COLUMN MULTIPLIER
<annie> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier32

说明：32 BIT MULTIPLICATION VHDL CODE IMPLEMENTED IN XILINX
<annie> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier64

说明：VHDL CODE FOR 64 BIT BINARY MULTIPLICATION USING VEDIC STYLE
<annie> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] mux

说明：VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
<annie> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] miaobiao

说明：用硬件描述语言Verilog HDL完成秒表设计模块，使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
<eaou> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fanggeyidong

说明：用硬件描述语言VerilogHDL完成基于FPGA、VGA的方格移动设计。-Using hardware descr iption language VerilogHDL to complete the FPGA, VGA based on the design of the grid.
<eaou> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] hengtiao

说明：基于FPGA的VGA显示设计,显示彩色横条，编程语言为Verilog HDL。-Design of FPGA based on the VGA display, display color bar. The programming language is Verilog HDL.
<eaou> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] mod.verilog

说明：计算两个数值间的最大公约数和最小公倍数。-calculate two numbers greatest common divisor and lowest common multiple.
<李京伦> 在 2024-12-24 上传 | 大小：1kb | 下载：0