[VHDL编程] AD652

说明：Clock generator for AD652-AEC. Generates switchbale 2,174MHz Clock
<Alex> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Gen_Square

说明：利用DDS技术产生100~1MHz的方波 利用DDS技术产生100~1MHz的方波-generate 100Hz ~ 1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL
<xuejing> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] MATRIX

说明：矩阵相乘，可用于滤波器调试，可在工程中直接添加-Matrix multiplication can be used for debugging filter can be added directly in the project
<陈俊龙> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC

说明：在数据通信过程中，数据校验是必不可少的部分，CRC校验是一种高效的检验方式。-In the process of data communication,data verification is an indispensable part, CRC verification is an efficient way to test.
<文化> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Divisor_Frec

说明：Code in vhdl of divisor of frequency in FPGA
<Jhon HDZ> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] cronometro1.c

说明：cronometro atmel 328p code vision avr
<vidal> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] jiecheng

说明：利用Verilog语言中的函数调用实现阶乘运算的功能-Function calls use Verilog language implementation of the factorial function computing
<坚果墙> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_send

说明：串口单字节发送数据。已测试通过。编程预言是Ｖｅｒｉｌｏｇ。-Single-byte serial transmit data. It has been tested. Programming language is Verilog.
<毛毛> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_rec

说明：用Verilog语言写的串口接收程序。通过串口助手发送数据，在数据输出端可以看到发送的数据。（需要自己分配FPGA引脚)-Verilog language used to write the serial receiver. Send data through the serial port assistant. It can be seen at the data output terminal of the data transmi
<毛毛> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Correlator22BIT

说明：gps接收机基带信号处理的相关滤波器设计vhdl源程序，已经在实际产品中得到应用与验证，请放心使用。-Correlation filter gps receiver baseband signal processing design vhdl source code, has been applied and verified in the actual product, the ease of use.
<TIANKE> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Bootloader

说明：DSP6713引导程序，可以共烧写flas，用着很方便，共大家参考。-DSP6713 boot program, may be co-programming flash, with a very convenient, a total of reference.
<TIANKE> 在 2024-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] PHASE_ACCUMULATOR

说明：PHASE Accumulator for DFS. VHDL full working codes-PHASE Accumulator for DFS. VHDL full working codes..
<guruprasad sp> 在 2024-11-08 上传 | 大小：1kb | 下载：0