资源列表

« 1 2 ... .68 .69 .70 .71 .72 4273.74 .75 .76 .77 .78 ... 4311 »

[VHDL编程SOPCNIOS

说明:周立功sopc教程的视频资料,适合广大自学者学习-ZLG sopc video tutorial is suitable for the general self-learners to learn
<韩向超> 在 2024-10-05 上传 | 大小:24173568 | 下载:0

[VHDL编程spdmeasure

说明:脉冲测速,用VERILOG语言实现,自动跳档-Pulse velocity, with the VERILOG language, automatically skip files
<dingweisen> 在 2024-10-05 上传 | 大小:23950336 | 下载:0

[VHDL编程Nios_Example__SD_35TFT

说明:
<王亮> 在 2024-10-05 上传 | 大小:23946240 | 下载:0

[VHDL编程FIFO

说明:对先入先出的缓冲器进行读写操作,可以设置缓冲器的大小,和存储内容的格式。-it is to implent an FIFO.
<杜飞飞> 在 2024-10-05 上传 | 大小:23998464 | 下载:0

[VHDL编程Genesys_Lwipdemo

说明:fpga instant access by maxfiled
<rajesh> 在 2024-10-05 上传 | 大小:24147968 | 下载:0

[VHDL编程stopwatch

说明:毫秒级跑表设计,基于xilinx公司的Spartan3,用microblaze嵌入式方式实现的。-millisecond stopwatch design
<husileng> 在 2024-10-05 上传 | 大小:24042496 | 下载:0

[VHDL编程first_zynq_design

说明:zedboard开发板的一个程序 搭了一个简单的硬件平台 然后软件是实现led灯的控制-zedboard vhdl code to control led on the board
<无尽> 在 2024-10-05 上传 | 大小:24115200 | 下载:0

[VHDL编程ethernet_loopback

说明:通过FPGA驱动千兆以太网口,完成SPARTAN6上的UDP数据包闭环测试,即通过网口发送数据包到FPGA,FPGA内部将接收到的数据返回到PC机,建议测试之前添加ARP静态绑定,FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到,发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the cl
<marktuwen > 在 2024-10-05 上传 | 大小:23942144 | 下载:0

[VHDL编程09_ddr3_test

说明:利用vivado的MIG控制器来实现DDR3的读写(Using vivado's MIG controller to realize DDR3's read and write)
<赵建奇> 在 2024-10-05 上传 | 大小:24091648 | 下载:0

[VHDL编程Quartus II 7.1 Handbook

说明:Altera's Quartus II 7.1 Handbook
<alz4062> 在 2022-08-30 上传 | 大小:24046043 | 下载:0

[VHDL编程Quartus II 7.2 Handbook

说明:Altera's Quartus II 7.2 Handbook
<alz4062> 在 2022-08-30 上传 | 大小:24177063 | 下载:0

[VHDL编程Quartus 13.1 Handbook

说明:Altera Quartus 13.1 Handbook
<alz4062> 在 2022-08-31 上传 | 大小:24084496 | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 4273.74 .75 .76 .77 .78 ... 4311 »

源码中国 www.ymcn.org