[VHDL编程] DE2_Top

说明：此设计是一个裸机的设计，其中包含在DE2开发板所有的引脚分配。它还包含一个与所有的对应于每个引脚的输入/输出端口的Verilog模块。这可以被用来作为一个起点上的电路板的设计。-This design is a bare-bones design containing all the pin assignments available on the DE2 board. It also contains a Verilog module
<yxqc> 在 2025-04-30 上传 | 大小：18kb | 下载：1

[VHDL编程] DE2_115_i2sound

说明：Simple FPGA karaoke machine, that usi Microphone-in, line-in and line-out on DE2-115 board to mix two audio streams realtime
<KWIer> 在 2025-04-30 上传 | 大小：126kb | 下载：1

[VHDL编程] 8b10b

说明：8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证-8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified
<容易> 在 2025-04-30 上传 | 大小：7kb | 下载：1

[VHDL编程] FFT

说明：此代码实现了利用STM32实现256点FFT的功能，效果良好-This code implements the use of STM32 with 256-point FFT function to good effect
<lanjunjian> 在 2025-04-30 上传 | 大小：1kb | 下载：1

[VHDL编程] DAC_TLV5616

说明：这是一个用verilog语言编写的关于TLV5616的D/A转换驱动程序-This is a TLV5616 verilog language on the D/A converter driver
<huangzhichang> 在 2025-04-30 上传 | 大小：394kb | 下载：1

[VHDL编程] PLL_success

说明：数字锁相环，曼彻斯特的产生与解码,verilog hdl-Digital PLL, Manchester generation and decoding, verilog hdl
<www> 在 2025-04-30 上传 | 大小：7.43mb | 下载：1

[VHDL编程] NIOSII_TFT

说明：基于FPGA的NIOSII_TFT做的做的正弦波很连贯的显示在液晶屏上面，FPGA主要做信号的产生，而NIOSII主要是驱动液晶画活出波形！-FPGA-based NIOSII_TFT do make a very coherent sine wave displayed on the LCD screen above, FPGA mainly to do signal generation, while NIOSII mainly d
<杨云> 在 2025-04-30 上传 | 大小：6.25mb | 下载：1

[VHDL编程] FPGA--AD9854

说明：使用FPGA 技术来实现控制AD9854产生各种波形。-Using FPGA technology to achieve control AD9854 generate various waveforms.
<郭> 在 2025-04-30 上传 | 大小：4.1mb | 下载：1

[VHDL编程] jtag

说明：verilog语言编写的jtag（边界扫描模块），初学的时候可以-verilog language jtag (boundary scan module), a novice when you can look
<张一凡> 在 2025-04-30 上传 | 大小：425kb | 下载：1

[VHDL编程] MOTO3--bujin

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的步进电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, module consists of VHDL stepper motor driver.
<qiao> 在 2025-04-30 上传 | 大小：1.39mb | 下载：1

[VHDL编程] MOTO3--zhiliu

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的直流电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, the module VHDL prepared by the DC motor driver.
<qiao> 在 2025-04-30 上传 | 大小：1.3mb | 下载：1

[VHDL编程] UART_test

说明：用于全国大学生电子设计大赛，一个基于FPGA的串口测试程序-For National Undergraduate Electronic Design Contest, an FPGA-based serial testing procedures
<谢天> 在 2025-04-30 上传 | 大小：75kb | 下载：1