[VHDL编程] fir

说明：This a verilog code for FIR filter works good on linux and windows platform-This is a verilog code for FIR filter works good on linux and windows platform
<prad> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] kbb

说明：It is a Verilog code for PS2 keyboard/mouse receiver interface. It is very easy to use.
<eren> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] scc

说明：It is a scanner Verilog code for 4*4 matrix keypad system. It reads the key which is pressed.
<eren> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] cp_model

说明：原创协处理模型，异步并行接口，verilog实现，可作为仿真testbench用 -Co-processing model, asynchronous parallel interface, verilog achieve, can be used as a simulation testbench
<derek> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 24Bit_Spi

说明：24位数据转化为SPI指令，注释详细，位宽可自行更改，适用于多位数据转化为串行数据，实测可用-For SPI instructions, detailed notes, bit width can be self change, applicable to a number of data conversion for the serial data can be measured 24 bit data transformation
<wanglei> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] reset_syn

说明：复位信号的处理，实现“异步清零，同步释放”的功能。-Reset signal processing, " asynchronous clear, synchronous release" function.
<小白> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_div

说明：时钟分频功能模块，采用计数器后两位异或再移位的方式实现，节约资源。-Clock divider function module, after using two different counter or re-shift ways to save resources.
<小白> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] msk_modulation

说明：用verilog硬件描述语言写的msk调制程序,可以拿来参考一下-With verilog hardware descr iption language to write msk modulation process, you can refer
<yangdong> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] two_ASK

说明：基于verilog的2ASK调制的程序，调试通过，有需要可以下载来参考-Based verilog of 2ASK modulation process, debugging through, there is a need to download reference
<yangdong> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK1

说明：基于verilog的QPSK调制的程序，调试通过，有需要可以下载来参考-QPSK modulation-based verilog procedures, debugging through, there is a need to reference download
<yangdong> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK_two1

说明：基于verilog的QPSK解调的程序，调试通过，有需要可以下载来参考-Based on the QPSK demodulator verilog procedures, debugging through, there is a need to download reference
<yangdong> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] CPLD文件

说明：USB_BLASTER的CPLD文件，已编译好，直接烧录即可(USB Blaster for the Altera Corporation)
<HUAKEEN> 在 2024-12-24 上传 | 大小：1kb | 下载：0