[VHDL编程] shift-register

说明：一个8位的左右移位寄存器电路，输入为时钟信号CLK，方向控制信号D， 输出信号为每个寄存器的状态。 -An 8-bit left and right shift register circuit, the input of the clock signal CLK, the direction control signal D, the output signal of the status of each register.
<victor> 在 2025-05-01 上传 | 大小：1kb | 下载：1

[VHDL编程] clock

说明：时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信 号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。 -A clock distribution circuit, the input clock signal CLK, the output signal F0 ~~ F5, the six signal only allowed to have a hig
<victor> 在 2025-05-01 上传 | 大小：1kb | 下载：1

[VHDL编程] motor

说明：状态机电路，驱动步进马达的四相控制线圈A、B、C、D。马达向前 的四相控制线圈通电过程为：A-AB-B-BC-C-CD-D-DA-A…,后退的过程为A-DA-D-DC -C-BC-B-AB-A…,输入时钟信号CLK和DIR方向控制端控制马达的前进和后退。 -The state machine circuit, the driving of the stepping motor, the four-phase control co
<victor> 在 2025-05-01 上传 | 大小：1kb | 下载：1

[VHDL编程] C6678-FPGA-source-(very-good)

说明：TI公司8核DSP C6678开发板fpga源码，很好。-TI DSP C6678 fpga code
<邹福> 在 2025-05-01 上传 | 大小：55kb | 下载：1

[VHDL编程] Picoblaze

说明：王春平版《xilinx可编程逻辑器件设计与开发》第12章关于picolbaze微控制器介绍的全部资料。包括KCPSM3开发包、PicoBlaze for Spartan6/Virtex6、PicoBlaze User Guide等全部内容，从入门介绍到开发，一应俱全。-Chun-Ping Wang Edition " xilinx programmable logic device design and development,
<> 在 2025-05-01 上传 | 大小：8.61mb | 下载：1

[VHDL编程] PR-QMF

说明：实现基于matlab的QMFB的完全重建，是一篇经过仿真且经过测试的正确的代码，可用价值比较高。-Based on matlab QMFB the completely rebuilt, is a through simulation and tested the correct code, can be relatively high value.
<yang> 在 2025-05-01 上传 | 大小：1kb | 下载：1

[VHDL编程] PID-FPGA-source-code

说明：用VHDL写的PID控制器，可以在FPGA上实现-PID controller can be written using VHDL on FPGA
<Leon Zhang> 在 2025-05-01 上传 | 大小：288kb | 下载：1

[VHDL编程] SEG7_LUT_8

说明：terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到-terasic the DM9000A module source, use nios2 do Ethernet applications should be used
<llwww> 在 2025-05-01 上传 | 大小：12kb | 下载：1

[VHDL编程] design

说明：static timing analysis and timing paths
<Raki> 在 2025-05-01 上传 | 大小：562kb | 下载：1

[VHDL编程] UartRecv

说明：verilogHDL语言编写，简单的FPGA串口程序，初学者必备。-verilogHDL language simple FPGA serial program, beginners must.
<> 在 2025-05-01 上传 | 大小：64kb | 下载：1

[VHDL编程] music

说明：利用FPGA模拟弹钢琴的Verilog代码。在Xilinx ISE 14.3 编译通过-Using FPGA Verilog code simulation play the piano. Compiled by Xilinx ISE 14.3
<侯松岩> 在 2025-05-01 上传 | 大小：1.22mb | 下载：1

[VHDL编程] I2C

说明：基于FPGA的利用VHDL语言来描述的I2C总线控制器的设计-I2C bus controller design based on FPGA using VHDL language to describe
<夏明> 在 2025-05-01 上传 | 大小：16.1mb | 下载：1