[VHDL编程] testbench

说明：testbench for Carry look ahead adder
<amirul> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] DataPath

说明：datapath-datapath of Cpu
<leee> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clockdiv

说明：Clock division implementation on verilog VHDL
<farrukh> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] M_UartRecv0_tb

说明：rs232串口基于VHDL的testbench代码 很有用的 经过验正的 -RS232 serial port based on testbench s VHDL code is very useful to the RS232 serial port based on testbench VHDL code is very useful to pass the test
<孙悦> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：简单的定时器程序，可以在很多地方用到，同时不会有逻辑错误。-Simple timer program that can be used in many places, but there will be no logic errors.
<张雯雯> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LTC1407

说明：针对ADC器件LTC1407的时序编写的Verilog程序，经过实际测试成功，简单实用-According to the timing of ADC device LTC1407, Verilog program, after the actual test success, simple and practical
<leon> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] transmitter

说明：UART transmitter.v.zip
<egor> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] sevenSegmentModule

说明：VHDL code for four digit seven segment displays. Blinking feature is included
<Kahraman Serdar AY> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO的实现，很经典的三段式状态机的写法。-The realization of the asynchronous FIFO, very classic three-step writing state machine.
<孙金傲> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：用verilog实现数字时钟，测试过基本上满足要求，适合初学者学习-Use verilog digital clock
<孙金傲> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：用verilog实现spi接口的简单小程序，适合初学者学习。-Use verilog implementation of spi interface simple small program, suitable for beginners to learn.
<孙金傲> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] mac_cache_table

说明：实现IP地址和mac地址存储，以及由已知IP地址查询到对应的mac地址(The storage of IP address and MAC address is realized, and the corresponding MAC address is querying from the known IP address.)
<潇潇谷雨> 在 2024-12-24 上传 | 大小：1kb | 下载：0