[VHDL编程] compare

说明：用verilog实现文件输入的比较器，如果同一时间输入的数据相同则输出高电平，否则输出低电平，达到比对的效果。-Use verilog implementation file input comparator, if the input data at the same time the same output high level, otherwise the output low level, to achieve the effe
<孙金傲> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] changewin

说明：用verilog实现40比特的串并转换，激励文件同时写在程序中。-Use verilog implementation 40 bits of string and transform, incentive documents written in a program at the same time.
<孙金傲> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd1602

说明：FPGA VHDL LCD1602驱动，已验证-FPGA VHDL LCD1602 driver, verified
<hoo> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] bandpassfilter

说明：FPGA的滤波器设置，采用将系数直接量化，测试过-FPGA filter settings, using the coefficients directly quantified, tested
<张璐佳> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] rcvr

说明：verilog的串口接收程序，有详细注释，适合学习-verilog serial port to receive the program, there are detailed notes, suitable for learning
<吕攀攀> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] comp8_1

说明：使用quartus软件编写VHDL语言一个比较器程序-Quartus software using VHDL language to write a program comparator
<lzpam> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] add_sin

说明：使用quartus软件编写VHDL语言一个累加器程序-Quartus software using VHDL language to write a program accumulator
<lzpam> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK

说明：modelsim环境下QPSK解调电路的仿真-modelsim simulation environment under QPSK demodulation circuit
<盛红军> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] tugedafinal

说明：使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序，个人使用Quartus 7.2,在上面进行过仿真，暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried ou
<wangjiali> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ITU_656_Encoder

说明：ITU_656协议下的图像编程代码，适用于此协议下传输图像的开发者-The image programming code under the ITU_656 protocol, suitable for transmission of images to developers under this Agreement
<Hunter> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] serial

说明：此为Verilog写的功能测试函数，主要用于模块的测试，本程序已调试成功。-This is the function of test functions written in Verilog, mainly used in the test module, the program has been successful debugging.
<尹框> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LTC2440_1

说明：一款具有 5ppm INL 和 5μV 偏移的高速 24 位无延迟增量累加 (No Latency ΔΣTM) ADC LTC2440的源代码-A 5ppm INL and 5 V high speed 24 bit offset without delay increment accumulation (No Latency TM ADC LTC2440 delta sigma) source code
<黄亚婷> 在 2024-12-24 上传 | 大小：1kb | 下载：0