[VHDL编程] CPLD_FPGA

说明：《CPLD_FPGA设计及应用》课件与实例- CPLD_FPGA design and application, with examples of courseware
<王洪亮> 在 2024-12-24 上传 | 大小：20.74mb | 下载：0

[VHDL编程] fpga

说明：是一些很好的FPGA设计实例，对初学者很好，我就是学这个入门的-Are some very good examples of FPGA design, good for beginners, I learn of this entry
<hebei> 在 2024-12-24 上传 | 大小：20.69mb | 下载：0

[VHDL编程] nios-ii

说明：ALTERA 公司NIOSII收集的一些资料，对学习NIOSII应该很有帮助-NIOSII ALTERA company collected some information should be helpful in learning NIOSII
<xiongzhixin> 在 2024-12-24 上传 | 大小：20.87mb | 下载：0

[VHDL编程] FPGACPLDXilinx-ISE-5.X--verilog

说明：FPGACPLD设计工具Xilinx ISE 5.X使用详解》配套光盘-FPGACPLDXilinx ISE 5.0--verilog
<lnf> 在 2024-12-24 上传 | 大小：20.81mb | 下载：0

[VHDL编程] DE4_SDCARD

说明：利用sopc和nios开发的DE4开发板sd卡程序，比较基本，包含完整的工程-Use sopc nios development of the sd card program the DE4 development board, the more basic, include the full project
<给他> 在 2024-12-24 上传 | 大小：20.77mb | 下载：0

[VHDL编程] nios2audio

说明：在DE2_70板子上，实现的一个录音功能的设计-DE270 board to achieve the design of a tape recorder
<晨暹> 在 2024-12-24 上传 | 大小：20.89mb | 下载：0

[VHDL编程] FPGAPVC_2

说明：基于PCI的数据发送源,上位机为VC编写，桥芯片为PLX9054，项目已经做完，上传5个例程，已经验证通过-PCI-based data transmission source, PC for VC preparation, bridge chip for PLX9054, the project has been done, upload 5 routines, has been verified by
<大兵丶将> 在 2024-12-24 上传 | 大小：20.71mb | 下载：0

[VHDL编程] demos2

说明：FPGA的代码verilog语言编写，包括LED流水灯，蜂鸣器，数码管显示。适合初学者，已经在板子调试成功，板子是 睿智IV开发板。-FPGA code verilog language, including LED water lights, buzzers, digital display. Suitable for beginners, it has been successful commissioning of the boa
<ruanguopqing> 在 2024-12-24 上传 | 大小：20.73mb | 下载：0

[VHDL编程] FLIR-LEPTON-CameraFPGAdriver

说明：FLIR LEPTON远红外摄像头FPGA驱动程序-LEPTON FPGA far infrared camera FLIR driver
<wangfei> 在 2024-12-24 上传 | 大小：20.73mb | 下载：0

[VHDL编程] dianziqin

说明：基于FPGA的电子琴动态录音与回放系统在FPGA的基础上设计系统的核心功能模块，再配合相应外围电路，在实现了电子琴基本功能的同时，还增加了演奏音乐的存储功能。(The core function module of FPGA electronic organ dynamic recording and playback system based on FPGA based, together with the corresponding
<幽山之隅 > 在 2024-12-24 上传 | 大小：20.96mb | 下载：0

[VHDL编程] DE2-115_book_all_sourcefiles

说明：逻辑设计电路DE2-115实战宝典范例源代码(Logical design circuit DE2-115 real battle case source code)
<May_Be_Here> 在 2024-12-24 上传 | 大小：20.78mb | 下载：0

[VHDL编程] y1

说明：FPGA input clock frequency 50Mhz, try to design a frequency divider to realize 1Hz count signal. Requirements: writing design modules; Write the test model.
<pluss> 在 2024-12-24 上传 | 大小：20.95mb | 下载：0