[VHDL编程] wgsph_lab

说明：DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog -DDFS Verilog DDFS Verilog DDFS Verilog DDFS Verilog DDFS VerilogDDFS VerilogDDFS Verilog
<Mohit> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] uart_control

说明：uart控制 串口控制 top层接口 总控制-uart contrl Verilog
<王长友> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] rxd_interface

说明：串口接收接口控制，16分频的，和uart——rxd——contrl联合使用-Verilog uart rxdinterface
<王长友> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] txd_control

说明：uart串口发送控制模块 适合于485 422 232等接口-uart TXD——contrl Verilog
<王长友> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] rxd_control

说明：串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
<王长友> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] baud_control

说明：uart串口波特率控制，和uart——top uart——rxd_contrl 等随模块联合使用-uart baud clk Verilog
<王长友> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] CSA

说明：carry save adder vhdl
<amirul> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] fast-Cla

说明：fast Carry look ahead adder
<amirul> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] RCA

说明：ripple carry adder vhdl code
<amirul> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] testbench

说明：testbench for Carry look ahead adder
<amirul> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] DataPath

说明：datapath-datapath of Cpu
<leee> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] clockdiv

说明：Clock division implementation on verilog VHDL
<farrukh> 在 2024-10-05 上传 | 大小：1024 | 下载：0