[VHDL编程] code

说明：若输入信道的各符号等概出现，求该信道 的互信息量 • 画出不同信噪比下的互信息量变化的曲线， 以M为参数，画一簇曲线（其中加上一条 AWGN信道容量曲线作对比） • 调整函数a=f(x)，使当x=si时，a=iA‐b，b也为 一实常数，在A和 不变的情况下，互信息 量随b的变化情况是什么趋势？ • b的取值对互信息量随信噪比的变化曲线的 影响-If the input channel of t
<王先生> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] counter10

说明：十进制计数器，比较简单，比较容易，希望大家不要见怪-decimal counter
<hp> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] sign_square

说明：square wave form generator for vhdl
<metalpatriot> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] keypad

说明：a keypad scanner for 4*5 keypad
<pan yuming> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] barrelshifter32

说明：32位桶形移位器，可以实现算数右移、逻辑右移、算术左移和逻辑左移。-32-bit barrel shifter, can achieve an arithmetic right shift, logical shift right, left arithmetic and logical left.
<ellen> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] decoder

说明：三八译码器，可以通过三位输入实现八位的输出，可连接FPGA下板。-Thirty-eight decoder output can be achieved through three eight inputs can be connected to the lower plate FPGA.
<ellen> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] mux

说明：二选一数据选择器，可以实现在两个数据中选择一个数据的功能。-Choose one data selector can a data in two data functions.
<ellen> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] ext

说明：32位数据扩展，可以将16位的数据扩展为32位，分为算数扩展和逻辑扩展。-32 data extensions that can be extended to 16-bit data 32, into extended arithmetic and logical extension.
<ellen> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] pcreg

说明：pc寄存器，上升沿为寄存器赋值，随时读出寄存器内部的值。-pc register, rising to register assignments, ready to read the internal register values.
<ellen> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] RGB2YUV

说明：用verilog语言将RGB颜色空间转换为YUV颜色空间，可以使用的，大家可以试试，初学者可以帮助理解-Convert RGB to YUV with verilog language, can use, you can have a try, can help beginners to understand
<余康为> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] RGB2YUV_TB

说明：将RGB颜色空间转换为YUV颜色空间的testbench，用verilog写得，可以测试看看。-Convert RGB color space to YUV color space testbench, written in verilog, can test and see.
<余康为> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] cla

说明：Carry Lookahead verilog source file
<kdg> 在 2024-10-05 上传 | 大小：1024 | 下载：0