[VHDL编程] RTD2660_for_gmi

说明：MST718 支持 NTSC、PAL、SECAM 视频制式信号输入，内置2D 梳状滤波器，2路 CVBS 输入，2路 S-VIDEO 输入，支持模拟 RGB 输入(如来自于 PC 机的模拟 VGA 信号)。-MST718supports NTSC, PAL, SECAM standard video signal input, built-in 2D comb filter, 2 CVBS inputs, 2 S-VIDEO input
<刘飞> 在 2024-10-05 上传 | 大小：3865600 | 下载：1

[VHDL编程] CoDeSys-programming-Introduction

说明：codesys编程简介，CoDeSys 是一种功能强大的PLC软件编程工具，它支持IEC61131-3标准IL 、ST、 FBD 、LD、 CFC、 SFC 六种PLC编程语言，用户可以在同一项目中选择不同的语言编辑子程序，功能模块等。-CoDeSys programming Introduction
<wang> 在 2024-10-05 上传 | 大小：786432 | 下载：1

[VHDL编程] DE2_115_IR

说明：Demo program for using IR receiver on DE2-115 board
<ONG PENG SHEN> 在 2024-10-05 上传 | 大小：115712 | 下载：1

[VHDL编程] vhdl

说明：基于vhdl的串行扫描显示电路设计，打开工程文件就可实现，并提供下载文件。-Vhdl serial scan based circuit design, open the project file can be achieved and provides download the file.
<ydp> 在 2024-10-05 上传 | 大小：401408 | 下载：1

[VHDL编程] AHB-Arbiter-Module

说明：AMBA2.0版本AHB总线仲裁器设计方面的技术支持，参考ARM公司AMBA技术手册。对AHB仲裁电路的接口、基本逻辑等方面进行介绍。-AMBA2.0、AHB Arbiter Module
<杨宗凯> 在 2024-10-05 上传 | 大小：169984 | 下载：1

[VHDL编程] vhdl-ad9910

说明：ad9910 DDS板 VHDL源代码，在Cyclone II FPGA上调试通过，主要文件说明： Filename Function ----------------------------------------------------- dds_controller.vhd top entity, opcode decoding ddslib.vhd configuration,opcode definition
<bin> 在 2024-10-05 上传 | 大小：93184 | 下载：1

[VHDL编程] configue_dac

说明：AD5624模拟数字转换芯片SDI接口配置代码-AD5624 analog-digital converter chip SDI interface configuration code
<周宇> 在 2024-10-05 上传 | 大小：1024 | 下载：1

[VHDL编程] AD8522_SPI

说明：AD8522模拟数字转换芯片sdi接口配置代码-AD8522 analog-digital converter chip sdi interface configuration code
<周宇> 在 2024-10-05 上传 | 大小：2048 | 下载：1

[VHDL编程] TLG1120-datasheet-for-Skyworth

说明：T120资料，LCD屏的资料，用于一般开发-T120 information, LCD screen information for the general development
<陈文兴> 在 2024-10-05 上传 | 大小：462848 | 下载：1

[VHDL编程] Introduction-to-FPGA

说明：Introduction to FPGA
<ahmed> 在 2024-10-05 上传 | 大小：897024 | 下载：1

[VHDL编程] BALL

说明：基于FPGA的弹球游戏，可以实现键盘控制，游戏结束画面-Based on FPGA marble of game, can realize the keyboard control, the game is over the picture
<高峥> 在 2024-10-05 上传 | 大小：1696768 | 下载：1

[VHDL编程] counter

说明：使用verilog实现低位的十进制计数，高位的十六进制计数，带有Modelsim仿真测试文件-verilog Modelsim
<杨毅> 在 2024-10-05 上传 | 大小：2048 | 下载：1