[VHDL编程] shiboqi

说明：数字示波器的完整功能的各个模块的vhdl语言-Full function digital oscilloscope modules in vhdl language
<芋头> 在 2024-12-25 上传 | 大小：415kb | 下载：1

[VHDL编程] DDSvhdl

说明：直接数据频率合成；数据ＲＯＭ制作；ｍｉｆ文件制作-Direct data modulation data ROM production mif documentation
<Troy> 在 2024-12-25 上传 | 大小：587kb | 下载：1

[VHDL编程] ex3_4_rs232

说明：基于FPGA的串口通信程序，简单实用，很好-FPGA-based serial communication program, simple and practical, very good
<樊依林> 在 2024-12-25 上传 | 大小：1.11mb | 下载：1

[VHDL编程] ads7844

说明：完整的FPGA实现ads7844驱动的工程，希望对你有帮助。-ads7844 the VHDL driver, want to help you.
<徐博> 在 2024-12-25 上传 | 大小：1.23mb | 下载：1

[VHDL编程] xilinx_ise_14

说明：this the xilinx_ise_14 s license!after you have setuped the software,the license will very helpfull! the xilinx_ise_14.lic file ,xilinx_ise_14 license-this is the xilinx_ise_14 s license!after you have setuped the sof
<李明> 在 2024-12-25 上传 | 大小：5kb | 下载：1

[VHDL编程] ov7725config

说明：摄像头驱动IC OV7725的初始化代码，用来配置OV7725输出QVGA或QQVGA格式的RGB565图像，可以直接驱动常用的CPU接口TFT屏。-Driver IC OV7725 camera initialization code to configure the OV7725 output QVGA or QQVGA format RGB565 image, you can directly drive common CPU i
<yangchanghai> 在 2024-12-25 上传 | 大小：1kb | 下载：1

[VHDL编程] AHB2APB_bridge

说明：倍频算法实现了AHB-to-APB桥接器-An ahb2apb bridge with doubling algorithm
<韩苗菲> 在 2024-12-25 上传 | 大小：4kb | 下载：1

[VHDL编程] SystemVerilog

说明：SystemVerilog 是一个硬件测试语言。可以搭建测试平台。本书有很多的测试用例。并且会告知你如何使用该语言。-SystemVerilog for Verification A Guide to Learning the Testbench Language Features Second Edition
<zhangna> 在 2024-12-25 上传 | 大小：1.86mb | 下载：1

[VHDL编程] printer

说明：VHDL模拟示波器文字显示 32x32字符显示 DA使用AD9767-VHDL analog oscilloscope display 32x32 characters text display using AD9767 DA
<朱棣> 在 2024-12-25 上传 | 大小：1.51mb | 下载：1

[VHDL编程] SSD1963-LCD-controllers-driver

说明：SSD1963 LCD controllers driver Module for Microchip Graphics Library
<> 在 2024-12-25 上传 | 大小：20kb | 下载：1

[VHDL编程] ADSample_FPGA

说明：开发环境为QuartusII。这是AD采样的verilog代码部分，在FPGA上硬件实现AD采样的一部分功能-Development environment for the QuartusII. This is the verilog code for part of the AD sample, the FPGA hardware on the part of the function AD sampling
<henry> 在 2024-12-25 上传 | 大小：322kb | 下载：1

[VHDL编程] phase_test

说明：基于verilog的鉴相器设计，鉴相器是锁相环的一部分，功能是检测两个时钟是否同步-The phase detector based on verilog design, PLL phase detector is part of function is to test whether the two clock synchronization
<林锋> 在 2024-12-25 上传 | 大小：1kb | 下载：1