[VHDL编程] key_debuouce

说明：veriolg 按键消抖的程序,可以写成模块，后面直接调用-verilog key debounce
<lxn> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] binbcd8

说明：Binary to BCD conversion in VHDL for implementation in FPGA
<SUPIN> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ASCII_PACKAGE

说明：ASCI package in VHDL for verilog implementation
<SUPIN> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] lfsr_top

说明：LP LFSR for low power test pattern generation_V
<hr> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_verilog_veeRen

说明：serial peripheral interface using tx and rx
<hr> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] exp18

说明：这是一个vhdl的交通灯程序，可以实现两个方向间红、黄、绿灯之间的亮灭转换，同时还有秒表的计数、显示功能，为学习vhdl的人提供一定的技术参考。-This is a vhdl traffic lights procedures can be achieved between the two directions of red, yellow, green light off between the conversion, as well
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] pulse_mo

说明：这是一个vhdl的脉冲调制程序，可以调制脉宽、占空比、周期等参数，为学习vhdl的人提供了非常好的参考历程。-This is a pulse modulation vhdl program, can be modulated pulse width, duty cycle, period and other parameters, for people to learn vhdl reference provides a very go
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] m

说明：这是vhdl编写的产生7位m序列的程序，类比可以产生更多为的。而m序列即可作为输入测试信号，也可以模拟噪声。-It is written vhdl 7 m sequence generation process, can produce more for the analogy. The m-sequence can be used as an input test signal, it can simulate noise.
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] key_state

说明：这是用vhdl编写的状态机来实现对灯的控制。比较简单，但对于状态机的理解是更进一步。-It is written vhdl state machine to achieve control of the lamp. Is relatively simple, but for the state machine is further understood.
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] triangle

说明：这是用vhdl编写的三角波产生程序，比较简单，但是对于开发学者的思维还是有帮助的。当时我受益颇多，拿出分享。-This is a program used to generate the triangular wave vhdl written, relatively simple, but for the development of academic thinking is helpful. At that time, I bene
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] sin_rising_judge

说明：这是用vhdl编写的正弦波触发程序，用单片机和fpga做示波器时，可以参考一下这个触发程序。-It is written by vhdl sine trigger when MCU and fpga do oscilloscope, you can refer to the trigger.
<殷超> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] E5_1_AskMod

说明：matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。-Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.
<杨某人> 在 2024-12-26 上传 | 大小：1kb | 下载：0