资源列表

« 1 2 ... .38 .39 .40 .41 .42 4243.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程ADS7835_2x4

说明:Module for 2 AD7835 ADC po-Module for 2 AD7835 ADC poll
<Sergey> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程Input_filter

说明:Module for filtering input digital signal
<Sergey> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程ma_slice_temp

说明:verilog code temp h-verilog code temp hahahah
<Ethanhao> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程ulpi_port

说明:ULPI UTMI conversion
<CodeBase> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程triangular_vhd

说明:This the triangular wave generation vhdl code to check the wave form in modelsim simulator-This is the triangular wave generation vhdl code to check the wave form in modelsim simulator
<GOPALAKRISHNAN E> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程Dual_ram_verilog_CODE

说明:写了FIFO中要用到的双口RAM的模块,FIFO中的RAM只用于读数据,输出数据,用写时针采集信号,读时针那一端不用读时针来采样.-Written to use the FIFO dual port RAM module, FIFO in the RAM is only used to read data, output data, the clock signal acquisition with write and read wit
<dagegegoni> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程Lab10_Part1

说明:Verilog code for Altera Part1 Lab10
<adang> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程Lab10Part3

说明:Quarturs 环境Verilog文档。用于显示英文字符在7位标准LED显示板。不可以直接使用哦,记得更改对应的module名字。-Quarturs environment Verilog documents. English characters display panel for displaying the seven standard LED. Oh, can not be used directly, remember to
<王强> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程sram_test

说明:用Verilog写的SRAM测试程序,先向SRAM里面写数据,然后再将数据读出来做比较。-Written using Verilog SRAM test program, which Xianxiang SRAM write data, and then read out the data for comparison.
<Daniel> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程flash

说明:用Verilog写的FLASH测试程序。先向FLASH里面写数据,然后再将数据读出来做比较。-Written using Verilog FLASH test program. Xianxiang FLASH write data inside, and then read out the data for comparison.
<Daniel> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程IIR

说明:用Verilog实现一个IIR滤波器,并在ISE里面仿真。-Achieve an IIR filter with Verilog and simulation in ISE inside.
<Daniel> 在 2024-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程clock18div

说明:Clock Divider, divfactor of 18
<Huy> 在 2024-12-26 上传 | 大小:1kb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 4243.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org