资源列表

« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4311 »

[VHDL编程cruisecontrol.v

说明:This verilog file describes the design of a simple cruise controller employed in vehicles.
<sinha.kaushik20> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程SRAM.v

说明:Verilog design of SRAM
<sinha.kaushik20> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程didide

说明:verilog code for 32-bit dividor pls tailor it
<sreeram a m> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程CRC32_D82

说明:CRC 校验 // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit is D[7]- // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // conv
<kirin-Jen> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程vga_module

说明://VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0-//VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0
<reza> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程ir_module

说明:ir_module with verilog code for controller remote
<reza> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程crc_peripheral32

说明:附件是32位循环冗余校验码的硬件语言(v语言)实现。-Attached is a hardware language 32 cyclic redundancy check code (v language) implementation.
<柴贤臣> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程cic3s200

说明:cic抽取滤波器,用于采样率远高于信号频率的情况下。-cic filter
<毛欢> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程halfadder.v.tar

说明:Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...
<Dhaval> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程fulladder.tar

说明:Verilog Code for Full Adder circuit with Testbench file-Verilog Code for Full Adder circuit with Testbench file...
<Dhaval> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程baud_gen

说明:Uart是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中。其中本代码为UART的波特率产生代码。-Uart is a universal serial data bus, used for asynchronous communication. The bus bidirectional communication, can realize the full duplex transmiss
<方仔> 在 2024-10-06 上传 | 大小:1024 | 下载:0

[VHDL编程dds_clk

说明:VHDL代码实现FPGA中DDS功能,输出频率可调-VHDL code for the FPGA DDS function, the output frequency is adjustable
<散散> 在 2024-10-06 上传 | 大小:1024 | 下载:0
« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4311 »

源码中国 www.ymcn.org