[VHDL编程] jkff_behav.v

说明：This is JK-FF in Behavioural Style.
<Gourav Agarwal> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] risc64

说明：Risc 64 - Bit Verilog Code
<thannasantosh> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] risc32_datapath

说明：Risc - 32 Bit Datapath Only
<thannasantosh> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ldpc_encoder_10bit

说明：LDPC Encoder 10-Bit Parity Check
<thannasantosh> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] II2C

说明：用VHDL语言实现II2C协议，用状态机写的。-Use of the VHDL II2C agreement with the state machine to write.
<马龙> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2_vga_top

说明：PS2 WITH VGA FOR VERILOG ALTERA DE2
<Primavera Arguelles> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] xhlb

说明：数字信号的滤波电路VHDL描述,用于对输入的信号进行数字滤波-Digital signal filter circuit described in VHDL
<zss> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder

说明：this is fulladder 1bit with testbench
<mohsen> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] FJ8030_fpga.out

说明：一种关于FPGA系统设计的时钟约束文件，可以直接添加到主模块以减少Unconstraint path-A timing constraints on FPGA system design documents
<sishen> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] cic-dicemator

说明：该文件包含数字抽取滤波器cic的verilog代码，经测试可用，且简介，消耗硬件资源较少。-This file contains digital sampling filter cic verilog code, after testing is available, and the introduction, less consumption of hardware resources.
<张俊> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ASKMod

说明：ASK调制信号的verilog VHL设计，在ise中实现了ASK信号的调制解调。-ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.
<杨某人> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] file_test

说明：modeslsim仿真读写文档内容的实现以及显示操作内容的功能-Modeslsim simulation to read and write the contents of the document and display the contents of the operation of the function
<施楠> 在 2024-12-28 上传 | 大小：1kb | 下载：0