[VHDL编程] counter

说明：在FPGA 设计中，计数器可以用来对信号的变化情况进行计数，是经常使用的功能块。 这里设计的是一个2 位宽计数器，可以从00 计数到11，计数原则是在时钟信号的控制下，每个时钟周期计数一次。计数器属于时序逻辑电路。-In the FPGA, the counter can be used to count the changes in the signal, the function block is often used.
<Lily> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] data_sel

说明：数据选择器的作用是根据不同的输入信号，产生相应的输出信号。例如地址译码器就 是一种数据选择器。这里设计的是一个2-4 数据选择器，根据2 位宽输入信号的变化，4 位宽的输出信号会产生不同的结果。数据选择器属于组合逻辑电路。-Data selector according to the role of the different input signals, generates a corresponding output sig
<Lily> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] bt1120p_gen

说明：bt1120时序生成，verilog程序，1920x1080p60分辨率-synchronized video timing generation itu bt1120 within verilog program, 1920x1080p60 resolution
<李晨> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] fsmc

说明：修改过的icore2复用模式ARM与FPGA FSMC接口 Verilog的-Modified icore2 multiplexed mode ARM and FPGA FSMC Interface Verilog s
<pzy> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] spi_mcu

说明：SPI Slave接口，实现与外部控制器的接口。实现外部SPI口到逻辑内部寄存器模块接口的转换-SPI Slave interface, interface with external controller. SPI port to achieve external conversion logic module interface internal registers
<benjamin> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] pcm_read_cmd

说明：对于NEXYS3开发板，对于PCM 的读操作时序-the time of reading PCM on NEXYS3
<赵宝琦> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] pcm_unlock_rdreg_prog

说明：在NEXYS3开发板上，对于PCM的写操作时序-the time of programming PCM on NEXYS3
<赵宝琦> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] XC2C

说明：基于FPGA的8路心电数据采集，发送给MSP430.-FPGA-based 8-channel ECG data acquisition, send MSP430.
<wenda> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] dds

说明：采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
<何晨光> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] hardware-qpskmodulate1

说明：采用硬件描述语言verilog进行QPSK变换的实现的代码- Using hardware descr iption languages Verilog implementation of QPSK converter code
<何晨光> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] hardware-rake_mrc1

说明：采用硬件描述语言verilog进行RAKE MRC变换的实现的代码-Using hardware descr iption languages Verilog implementation ofRAKE MRC converter code
<何晨光> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] lcd_driver

说明：LCD驱动，硬件描述语言Verilog编写,色深16位，分辨率为800*480-LCD driver Verilog hardware descr iption language written in 16-bit color depth, resolution of 800* 480
<王先生> 在 2024-10-06 上传 | 大小：1024 | 下载：0