[VHDL编程] New-Text-Document

说明：mulitiplier and analog to digital
<santosh> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 32bitvhdl

说明：基于硬件描述语言的通过加法器实现的32位乘法器-Hardware descr iption language implemented by the adder 32 of the multiplier
<gengzhans> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] arbiter2

说明：The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using
<thanh> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-interface

说明：基于fpga的verilog语言 实现的串口接收发送数据编程-fpga serial
<时迁> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] caiyang

说明：数字视频光端机发送端采样过程编码二十字有木有-Digital Video Optical sending end sampling procedure coding
<斑马> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] PRF_CTL

说明：产生时序脉冲组，设计人员可以根据自己的需要，改变相应的数值，可以得到自己想要的脉冲组-Generates timing pulses, designers can according to their needs, change the appropriate values, you can get what you want in the pulse group
<> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] lpc_ctrl

说明：LPC协议功能实现模块，能够完成读，写等操作-lpc control module
<logilas> 在 2024-11-09 上传 | 大小：1kb | 下载：1

[VHDL编程] FIFO.v

说明：异步先进先出FIFO存储器，采用格雷码判定，消耗资源更小-Asynchronous FIFO FIFO memory, using Gray code determination, consume less resources
<张三> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Ring0

说明：température FPGA projet fichier te mpérature FPGA projet fichier te mpérature FPGA projet fichier-température FPGA projet fichier température FPGA projet fichier température FPGA projet fichier température FPGA projet fi
<aymen> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] divcnt

说明：基于Lattice XO2系列的简易分频器-Based on Lattice XO2 series of simple divider
<周晓军> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] crc-16b-parallel

说明：CRC generator in verilog hdl
<Srikanth> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：uart transmitter module in verilog hdl
<Srikanth> 在 2024-11-09 上传 | 大小：1kb | 下载：0