[VHDL编程] uart_rx

说明：receiver module of uart protocol in verilog hdl
<Srikanth> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] key_led

说明：基于xilinxFPGA测试通过，按键消抖动，verilog编写，控制流水灯-Based xilinxFPGA test, the key jitter elimination, verilog prepared to control water lights
<段彦亮> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 12_sdram

说明：黑金开封版配套程序12，定时器的程序。与大家分享一下-Black Gold Kaifeng version supporting program 12 timer programs. Share with you
<张三> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] phasevocoder

说明：PHASE VOCODER的FPGA实现-PHASE VOCODER FPGA Implementation
<赵伟刚> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：一个简易SPI接口程序，地址数据均为一个data输入口，st使能控制开启-A simple SPI interface program, the address data are a data input port
<czz> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] textfilereading2

说明：It is a VHDL code for the operation of file reading by IEEE commands which can transfer the multiplr data
<bhado> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] CLOCK

说明：用VHDL语言实现时钟功能，可进行分和秒设置-Clock function using VHDL, can be set up in minutes and seconds
<lin> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] detect_3

说明：任意3比特序列数据检测,只要输入任意3比特的数据序列，检测到之后，使输出置高为一。-Detection of any sequence data of 3 bits, as long as the input data sequence of three arbitrary bits, after the detection, the output is set high one.
<张杰> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] AD

说明：控制AD7934的信号verilog,控制AD7934的信号verilog-control the ad7934
<倪日文> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] CLK_Detector-

说明：时钟（2m、34m、45m、58m、77m、155m)检测-CLOCK INCLUDING(2m、34m、45m、58m、77m、155m)DETECT
<dubiqin> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ds18b20

说明：这是一个基于DS18B20的测温系统的VHDL语言描写-This is a temperature measurement system based on VHDL descr iptions DS18B20
<shenhui> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM_WR

说明：本人自己经过实践检验的SRAM读写器，用Verilog编写的，可以作为FIFO使用。-I own proven SRAM reader, using Verilog prepared, can be used as a FIFO.
<孟德> 在 2024-11-09 上传 | 大小：1kb | 下载：0