[VHDL编程] verilog SDRAM core

说明：我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application
<于飞> 在 2024-10-06 上传 | 大小：27648 | 下载：1

[VHDL编程] CummingsSNUG2002SJ_FIFO1

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<张卫> 在 2024-10-06 上传 | 大小：120832 | 下载：1

[VHDL编程] PLW

说明：电子密码锁的vhdl编程实现，不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
<王卫> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] razzle

说明： 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。和上一个文件razzle差不多，但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And
<石坚> 在 2024-10-06 上传 | 大小：10240 | 下载：1

[VHDL编程] 用Verilog HDL实现I2C总线功能

说明：用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-with Verilog HDL I2C bus function of I2C bus is very helpful
<胡路听> 在 2024-10-06 上传 | 大小：120832 | 下载：1

[VHDL编程] des-verilog

说明：des加密算法的verilog语言的实现-des encryption algorithm to achieve the Verilog language
<杨云丰> 在 2024-10-06 上传 | 大小：67584 | 下载：1

[VHDL编程] FSKDFSK

说明：fsk调制与解调，此程序经过验证，可以运用，通讯方面的同学可以用-FSK modulation and demodulation, this procedure has been verified and can use communications students can use
<we> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] 32位-33M 从模式(target)PCI接口参考设计_lattice

说明：32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only
<陈旭> 在 2024-10-06 上传 | 大小：826368 | 下载：1

[VHDL编程] PCI_144

说明：-- PCI Target Interface Design for XC73144 -- -- Synopsys VHDL Solution using Xilinx XC7000 Library --- PCI Target Interface Design for XC73144---- Synopsys VHDL Solution using Xilinx XC7000 Library
<processor> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] hello_2pwm

说明：NIOS环境PWM的USER LOGIC实例1-NIOS environment PWM USER an example LOGIC
<黄建生> 在 2024-10-06 上传 | 大小：2048 | 下载：1

[VHDL编程] 出租车计价器VHDL程序与仿真

说明：出租车计价器VHDL程序与仿真，vhdl源码，对设计这方面的同志们具有很好的参考价值-Taximeter procedures and VHDL simulation, VHDL source code, to this regard, the design of the comrades who have a good reference value! !
<温暖感> 在 2024-10-06 上传 | 大小：86016 | 下载：1

[VHDL编程] 等精度频率计

说明：使用vhdl语言写的fpga的应用程序，使献策内容为等精度频率计-use of the VHDL language they simply write the application procedures so that such ideas as to accuracy Cymometer
<丢丢熊> 在 2024-10-06 上传 | 大小：251904 | 下载：1