[VHDL编程] quanjia

说明：一位全加器 一位全加器 -A full adder a full adder a full adder a full adder
<zhuzhu> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] control

说明：微程序控制器的VerilogHDL代码，24位微指令，一般用于CISC控制器的设计-Micro-program controller designed VerilogHDL code, 24 microinstruction, generally used for CISC controllers
<machao> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] key_piano

说明：基于FPGA的Verilog语言开发的电子琴测试程序，很好哦-Verilog FPGA-based language developed organ testing procedures, very well
<华南> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：基于FPGA的Verilog语言的VGA测试程序，仅供参考-FPGA-based VGA Verilog language test procedures for reference
<华南> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ccd_timing

说明：tcd1209d drive-timing
<Tseng Light> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] if_3w

说明：3-wire interface slave tape out verification ok
<林文榮> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_verilog.tar

说明：在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
<libaizhang> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_i80_verilog.tar

说明：在FPGA上通过i80(intel 8080)接口驱动LCD的verilog源码.-In the FPGA i80 (intel 8080) interface to the LCD driver verilog source.
<libaizhang> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] black_jack

说明：verilog编写的21点游戏，用状态机写的，A可以表示1也可以表示11.-verilog 21-point game, written by a state machine
<homeaway> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] circuit_timing

说明：verilog延时电路的不同写法，和综合能否。可对比学习-Different wording verilog delay circuit, and comprehensive ability. Comparable learning
<homeaway> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] shift_reg

说明：移位寄存器，实现了16位移位寄存器的功能，基本原理可以供大家参考-Shift registers to achieve a 16-bit shift register function, the basic principles for your reference
<蒋帅> 在 2024-11-09 上传 | 大小：1kb | 下载：0

[VHDL编程] E4_4_IIR4Functions

说明：用verilog语言实现的一个IIR滤波器，因为现在的ise等工具中没有包含相关的ip核，所以需要手动设计。 -With verilog language to achieve an IIR filter, because now ise and other tools do not contain the relevant ip kernel, so the need for manual design.
<杨某人> 在 2024-11-09 上传 | 大小：1kb | 下载：0