[VHDL编程] 1

说明：一个VHDL实现的测频计 LIBRARY ieee USE ieee.std_logic_1164.all USE ieee.std_logic_arith.all USE ieee.std_logic_unsigned.all ENTITY freq IS PORT( Fsignal : IN std_logic -- Rst : IN std_logic Gate : IN st
<陈强> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] 2

说明：使用变量的状态机 library ieee use ieee.std_logic_1164.all ENTITY fsm2 IS PORT(clock,x : IN BIT z : OUT BIT) END fsm2 ------------------------------------------------- ARCHITECTURE using_wait OF fsm2 IS
<陈强> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] yimaqi

说明：这是一个译码器，与编码器功能相反，可以用于设计抢答器等，便于在实验箱上演示-This is a decoder, and encoder On the contrary, can be used to design Responder so easy to be demonstrated in the experimental box
<孙法江> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] PPM_Coder

说明：PPM 编码器 按照PPM编码格式编写的普通VHDL代码-PPM PPM encoder encoding format prepared in accordance with the ordinary VHDL code
<newly> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] ram_dp_sr_sw[1]

说明：dual port ram control-dual port ram control dual port ram control dual port ram control
<xl> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] xcymain

说明：NIOS2软核嵌入式代码实现对电机的测控-NIOS2 soft-core embedded code monitoring and control of the motor
<张翼> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] add1

说明：可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal addition, subtraction operations. Requirements: Enter the ten numeric ke
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] add

说明：另一个可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Another may be the input of the two one decimal addition, subtraction operations. Requirements: Enter the te
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] mul

说明：可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the fi
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] mul2

说明：可实现输入的2个一位十进制数的乘法运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal multiplication. Requirements: Enter the ten numeric keys provided, the fi
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] sub

说明：可实现输入的2个一位十进制数的减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。-Can be one of the input of two decimal reduction operations. Requirements: Enter the ten numeric keys provided, t
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] segment

说明：设计一个运算器，可实现输入的2个一位十进制数的加、减运算。要求：输入提供十个数字键，先转化为8421码，再运算，输入的数据和输出结果都要以七段显示译码器显示出来（仿真波形）。输入模块、运算模块、数据转换模块要求用不同的模块分别实现。小孟浩搜索不到吧-Design a calculator, can be one of the input of two decimal addition, subtraction operations. R
<weight> 在 2024-10-10 上传 | 大小：1024 | 下载：0