[VHDL编程] Verilog-Round-Robin-Arbiter-Model.tar

说明：Verilog Round Robin Arbiter Model
<pippo> 在 2024-11-13 上传 | 大小：1kb | 下载：1

[VHDL编程] nixietube

说明：七段数码管显示，通过调整外部频率可在八个数码管上固定显示和轮换显示 -Seven-Segment LED display, by adjusting the external frequency can be fixed at eight digital display and display rotation
<tanqiliang> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ad0809vhdl

说明：用vhdl编写的ad0809，不过所实现的不能直接输入模拟信号，而是只能是整数信号-Prepared using vhdl ad0809, but can not be directly implemented by the input analog signal, but can only be an integer signal
<潘牧野> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ad0809verilog

说明：这是用Verilog编写的ad0809，和之前的vhdl功能相似，不过开发环境部一样-It is written in Verilog ad0809, and before the vhdl function similar, but the Ministry of Environment as the development
<潘牧野> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] suocunqi

说明：锁存器机及其激励内容包含锁存器程序及其激励程序朗朗上口-latch and it s jili prosursor，very good simulation,useful ziliao
<李刚> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt10

说明：超好用的十进制计数器，万能型，随时可用，好用好用好用，VHDL经典例子-perfect counter10，very very good，can be used everyehere，classical example
<李刚> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] eda2234682

说明：关于血型配对和电子时钟的VHDL程序，绝对正确，验证了的-Blood type matching and electronic clock on the VHDL program, absolutely correct
<边境> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] generic_ahb_slave

说明：Generic AHB Slave for all AHB slave transactions
<Vbhat> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] cmi

说明：用systemview搭建的cmi编码系统-Cmi built with systemview coding system
<我在> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt10.vhd

说明： 设计一个10进制同步计数器，带一个清零端，一个进位输出端。（如果改成六进制，应该如何修改程序） 计数器分为同步计数器和异步计数器两种，是典型的时序电路，分析计数器就能更好的了解时序电路的特性。所谓同步计数器，就是在时钟脉冲的控制下，构成计数器的各触发器同时发生变化的那一类计数器。异步计数器又称行波计数器，它的下一位计数器的输出作为上一位计数器的时钟信号，这样一级一级串接起来就构成了一个异步计数器。异步计数器与同步计数器不同之处就
<chenguoxian> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD12864_NIOSII

说明：基于NIOS II软核的LCD12864液晶驱动程序-NIOS II soft core based LCD driver LCD12864
<刘全义> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] www

说明：主要功能就是实现基于FPGA的FIR滤波器设计的串并转换。-Main function is to implement FPGA-based FIR filter design and convert the string.
<王天> 在 2024-11-13 上传 | 大小：1kb | 下载：0