[VHDL编程] parallel-to-serial-conversion

说明：该模块实现的是并串转换功能，经过仿真验证没有问题-This module is designed to implement parallel to serial conversion
<郭丽龙> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency

说明：可编程的4位频率计数器，得到的频率会累加-Programmable 4-bit frequency counter, frequency will be cumulative。
<蔡> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzimimasuo

说明：采用verilog设计，7段数码管进行输入的显示，在DE-2平台上进行密码锁的实现。-Using verilog design, 7-segment LED display for input in the DE-2 platform on the lock implementation.
<结界小神> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ent_mux

说明：ethernetmux for 34.5 mbps agregate
<payam> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder

说明：802.11a卷积码的实现，使用公式133和177，可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
<Team> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] fft

说明：不定点的fft算法，当前可选择64,128,256,512,1024个点数，可自行添加其他-The fft algorithm is not fixed, the current choice 64,128,256,512,1024 one point, they are free to add other
<shenxian> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] device_test

说明：a example of vhdl for epm240
<zhl> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM

说明：sram读写验证，用verilog写成，简单-sram module for test
<liu dacheng> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] std_ecl_converter

说明：Std Logic to ECL Logic (IHP technologie)-Std Logic to ECL Logic (IHP technologie)
<laz> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] a-new-mthod-of-cic3_decimator

说明：一种CIC滤波器的实现方法，包括以下步骤：将数据信号输入一梳状滤波器组进行滤波，所述梳状滤波器组由若干梳状滤波器级联而成；将滤波后的数据信号输入一保持器；将保持器输出的数据信号经一积分器组输出，所述积分器组由若干积分器级联而成，与所述梳状滤波器组的级数相同。一种CIC滤波器，包括：梳状滤波器组，由若干梳状滤波器级联而成；积分器组，由若干积分器级联而成；保持器，串联在最后一级梳状滤波器的输出端和第一级积分器的输入端之间。-a new me
<罗辉> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] inputoutput

说明：this code is simulation for input and output into VHDL, you can run at ModelSim and see the signal Wave
<rino> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 8-bitinput-output-shift

说明：8位串行输入，串行输出移位寄存器 VHDL-8-bit serial input, serial output shift register VHDL
<LT> 在 2024-11-13 上传 | 大小：1kb | 下载：0