[VHDL编程] FSK

说明：FSK 的FPGA实现，使用verilogHDL语言-FSK in FPGA,using verilogHDL
<leaffloat> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga-chengxu

说明：对扩频通信系统的仿真程序，应用于fpga开发环境下-a simulation of Spread spectrum communication, using for fpga environment
<du yuming> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] afficheur

说明：Allow you to make display on your Spartan-3 Xc3s2-Allow you to make display on your Spartan-3 Xc3s200
<rakotondrasoa> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_counter_source_code

说明：VHDL Counter Source Code
<Acount> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_tbw

说明：VHDL Counter Test Bench
<Acount> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] AND_gate

说明：VHDL AND gate source code
<Acount> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] NAND_gate

说明：VHDL NAND gate source code
<Acount> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] OR_gate

说明：VHDL OR gate source code
<Acount> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] DIV2

说明：二分频，占空比，50比50，VHDL语言-Second, frequency, duty cycle, 50 to 50, VHDL language
<王锋> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] async_receiver

说明：verilog语言，RS232异步接收和发送模块-verilog language, RS232 asynchronous receive and transmit modules
<何沐> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] async_transmitter

说明：verilog语言，RS232异步发送模块-verilog language, RS232 asynchronous transmit module
<何沐> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 33162769crcm

说明：基于FPGA的差错控制编码，CRC循环校验码的VHDL程序代码，含仿真文件-FPGA-based error control coding, CRC cyclic check code VHDL code, including simulation file
<Angela Lee> 在 2024-11-13 上传 | 大小：1kb | 下载：1