资源列表

« 1 2 ... .28 .29 .30 .31 .32 4033.34 .35 .36 .37 .38 ... 4311 »

[VHDL编程Parking_plaza

说明:Parking_plaza Parking_plaza Parking_plaza-Parking_plaza Parking_plaza Parking_plaza Parking_plaza
<basit> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程counter

说明:一个模10计数器的vhdl程序,希望对大家有帮助-A module 10 counter vhdl program, we want to help
<陈政波> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程ram

说明:一个简单的ram,自己写的。希望对大家有用-A simple ram, write your own. Hope to useful
<ly> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程ANTIREBOTE

说明:Codigo antirebote para utilizar en tu proyecto de digitales
<jacobo> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程counter_interleaver

说明:It is verilog based implementation of interleaver and counter for 0,15,3,7,8,4,2,14
<urvish> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程isp-rs232

说明:用RS232接口传输的数据到计算机终端机上 -RS232 interface, with data transmitted to a computer terminal
<Duan> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程clk

说明:这是一个数字秒表的设计。几时周期为0.01s-1h。带有计数器的清零端,还有一个秒表的计时起止控制开关,最后计时信息显示在数码管上。-This is a digital stopwatch design. When a period of 0.01s-1h. Cleared with the end of the counter, and a stopwatch start and end time-control switch, th
<linpy> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程dcf089f8-85a5-44b9-98d9-e667ba564784

说明:除法器能够做除法运算能够做除法运算 除法器能够做除法运算能够做除法运算-Divider can do can do division division
<zz> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程fsm_moore_3_always

说明:使用3個always (三段式)來實現Moore FSM。 -Moore FSM
<李蒙> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程fsm_moore_2_always

说明:使用2個always去描述有限状态机的3個block,state register與next state logic合一 -state register and next state logic
<李蒙> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程fsm_moore_1_always

说明:使用1个always块描述Moore FSM(摩尔状态机)-Moore FSM 1 always
<李蒙> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程spi

说明:描述了总线的vhdl程序,并且有测试语句的描写 仿真之后可以实现-Describes the bus vhdl program, and a test statement, after describing the simulation can be achieved
<王韩> 在 2024-11-13 上传 | 大小:1kb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 4033.34 .35 .36 .37 .38 ... 4311 »

源码中国 www.ymcn.org