[VHDL编程] crc

说明：crc project by vhdl -crc project by vhdl ..............
<mohammed> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ZNYB1

说明：CPLD测方波频率和占空比的Verilog代码-CPLD mearsure Verilog
<朱> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] zhengyu

说明：基于FPGA技术的等精度频率计设计代码，已通过调试-Based on FPGA technology, such as precision frequency meter design code has been through the debugging
<郑宇> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fir

说明：用verilog编写的fir滤波器程序,可实现fir的硬件综合-Fir filters using verilog written procedures
<彭军伟> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] vmm_test

说明：怎样在vmm中建立不同的testcase，以测试不同的功能模块-how to build testcase
<niusl> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 32bitshiftregister

说明：32位带锁存移位寄存器,采用verilog HDL语言编写，可用于串并转换-32-bit shift register with latches, using verilog HDL language can be used for string and convert
<张建> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：arithmetical-logic unit design in Verilog
<Iuliana, Chiuchisan> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ser_test

说明：用Moore状态机测试序列1110010-Test the series"1110010" in Moore FSM
<魏武> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：利用Ｖerilog实现定点数的除法，在此基础上可考虑实现定点数的除法-Using Verilog to achieve set division points, on this basis can be considered fixed points of the division to achieve
<蔡恒> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS

说明：基于fpga技术，采用DDS原理产生3MHZ的正弦波。 -Produced with the DDS sine wave 3MHZ.
<王伟> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLjianpan

说明：基于FPGA的四乘四键盘扫描程序，经过测试验证，很好使。-FPGA-based scanner 4 x 4 keyboard, after testing and certification, so good.
<王伟> 在 2025-04-09 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl-clock-out-nodelay

说明：output an FPGA internal clock signal on an output port without additional routing delay
<bfuclin> 在 2025-04-09 上传 | 大小：1kb | 下载：0