资源列表

« 1 2 ... .30 .31 .32 .33 .34 3935.36 .37 .38 .39 .40 ... 4311 »

[VHDL编程LTC1407A

说明:LTC1407A仿真 可以模拟其全部功能 具有单端输入 时钟 串行输出-LTC1407A simulation can simulate all the functions in its single-ended input clock serial output
<liu> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程bvadd

说明:adder vhdl descr iption
<noura> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程jedec

说明:component vhdl descr iption
<noura> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程stimulus

说明:examples vhdl descr iption
<noura> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程testadder

说明:testadder vhdl source code
<noura> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程tcounter

说明:tcounter vhdl descr iption
<noura> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程ca60

说明:60分频器,将主频分频,产生系统所需信号。-60 divider, the frequency divider to generate the necessary signal system.
<羔羊> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程adder_csa

说明:carry select adder in verilog
<Eric> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程2-Decimal-BCD-Decoder

说明:二-十进制BCD译码器,就是用VDHL编写的将二进制转化为十进制的BCD译码器-2- Decimal BCD Decoder, is to use VDHL written into the binary decimal BCD decoder
<易云箫> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程yimaqi

说明:计数型数码管译码器的设计,其与CD40110具有相同的功能-Counting the design of digital control decoder, which has the same function with the CD40110
<易云箫> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程mux_casez

说明:用verlog写的复用器,16选1 简单但很实用-Written with verlog multiplexer, 16 selected a simple but very useful
<xiaoxuebing> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程lcd

说明:128*64点阵液晶显示控制器时钟模块,quartus II 运行-128* 64 dot matrix LCD controller clock module, quartus II run
<leisixinyang> 在 2024-11-15 上传 | 大小:1kb | 下载:0
« 1 2 ... .30 .31 .32 .33 .34 3935.36 .37 .38 .39 .40 ... 4311 »

源码中国 www.ymcn.org