资源列表
[VHDL编程] Verilog-codes-on-various-logical-functions
说明:Useful verilog programs on various logical functions like D Flip-Flop, DSP butterfly unit, Multiplexers, etc.<Dennis> 在 2024-11-16 上传 | 大小:390kb | 下载:0
[VHDL编程] guangshanchi
说明:实现光栅的四分频以及相位的判断和脉冲的计数,实验调试通过-THE TEST IS OK<宋敏> 在 2024-11-16 上传 | 大小:16.94mb | 下载:0
[VHDL编程] verilogiic1121
说明:fpga通过i2和e2prom通信,调试通过,可以直接拿来用-the test is ok<宋敏> 在 2024-11-16 上传 | 大小:545kb | 下载:0
[VHDL编程] UART_16750_vhdl
说明:UART串口FPGA源文件,VHDL设计文件,兼容16750-UART FPGA VHDL 16750<yp> 在 2024-11-16 上传 | 大小:23kb | 下载:0
[VHDL编程] jpb_ise12migration
说明:旋转编码 功能性键盘编码 spi时序发送数据-cycle key code<李> 在 2024-11-16 上传 | 大小:889kb | 下载:0
[VHDL编程] VERILOG-Simulation
说明:This VERILOG simulation example shows a 16 bit group ripple adder circuit for FPGA. The netlabel is used to split 16 bit bus to four 4 bit bus and connect them to four 4 bit adder. The result is joined to a 16 bit bus us<Raz> 在 2024-11-16 上传 | 大小:2.57mb | 下载:0