资源列表

« 1 2 ... .26 .27 .28 .29 .30 3931.32 .33 .34 .35 .36 ... 4311 »

[VHDL编程6_coder

说明:VHDL编写!8-3线编码器大全! 包括 coder8_3.vhd 8线/3线编码器 coder8_3_1.vhd 8线/3线编码器 sn74ls148.vhd 8线/3线优先编码器 coder16_4.vhd 16线/4线优先编码器-VHDL write! 8-3 line encoder Daquan! Including coder8_3.vhd 8 line/3 line encoder coder8_3_1
<linnvel> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程MEDIAN.v

说明:fpga 的 median的verilog实现-median of verilog implementation
<xyz> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程ps

说明:VHDL语言编写的串并转换模块的源代码,用来将并行输入数据转换为串行数据输出-code for the transform of ps
<李明> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程half_adder

说明:half adder with testbench
<Junaid> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程PWMforvoltageregulator

说明:pulse width modulation controlled for 8-bit antrada give us a total of 255 possibilities. The continuous signal output will therefore be a value between the maximum and minimum voltage of the plate where you download the
<defghia> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程10scounter

说明:10秒计数器的源代码,用于VHDL的仿真过程-10 seconds counter of the source code for VHDL simulation process
<王腾> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程2-ask

说明:2-ASK调制解调的FPGA实现。ASK-TWO为调制程序,two-ASK为解调程序。-2-ASK modulation and demodulation of the FPGA. ASK-TWO for the modulation process, two-ASK for the demodulation process.
<张维> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程qpsk

说明:qpsk调制解调的FPGA实现。QPSK为调制程序,QPSK-two为解调程序。-qpsk modulation and demodulation of the FPGA. QPSK as the modulation process, QPSK-two for the demodulation process.
<张维> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程2-fsk

说明:2-fsk调制解调的fpga实现。two-fsk为调制程序,fsk-two为解调程序。-2-fsk modulation and demodulation of fpga implementation. two-fsk for the modulation process, fsk-two for the demodulation process.
<张维> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程crc_snd

说明:串行数据的CRC校验,输出16位CRC校验码,通过仿真-CRC check serial data output 16-bit CRC check code, the simulation
<吴洋> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程divider

说明:介绍了verilog设计中一种分频器的写法,很通用实惠,方便移植-Introduced the verilog design the wording of a kind of divider, a very common benefit, to facilitate migration
<lifejoy> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程seg70

说明:用VHDL写的7段LED循环显示,8根Data,8根Cotl,经过实际的板子验证。-Written with VHDL 7 segment LED display cycle, 8 Data, 8 根 Cotl, after the actual board certification.
<wwww> 在 2024-11-16 上传 | 大小:1kb | 下载:0
« 1 2 ... .26 .27 .28 .29 .30 3931.32 .33 .34 .35 .36 ... 4311 »

源码中国 www.ymcn.org