资源列表
[VHDL编程] filter_200us
说明：此为Verilog编写的延迟200US的程序，为Verilog常用模块。-This is written in Verilog delay 200US procedures used for the Verilog module.<name> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] square
说明：This a verilog code for the generation of a square wave-This is a verilog code for the generation of a square wave..<spectrojin> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] Decoder
说明：This a basic code for the decoder based on verilog.-This is a basic code for the decoder based on verilog.<spectrojin> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] m_vhdl
说明：设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。-Design a pseudo-random sequence generator, using the generating polynomial 1+ X ^ 3+ X ^ 7. Requires a RESET terminal end and two control regist<haodiangei> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] Demultiplexer
说明：解复用器，很好很强大的程序 解复用器，很好很强大的程序-DEscr iptION : Demultiplexer -- Width: 8 -- Number of terminals: 4 -- Output enable active: HIGH -- Output active<王想> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] transfer
说明：实现UART的发送功能，采用了状态机来描述其功能。-Achieve UART transmit function, using the state machine to describe its function.<liu weiwei> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] PN7_gen_wtb
说明：一个用vhdl语言写的产生伪随机数PN7例子，经过altera的fpga测试可以使用。-Written in a language with vhdl generate pseudo-random number PN7 example, after the fpga altera test can be used.<tofly> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] statemachine
说明：一个用vhdl语言写的交通灯控制的例子，可以很好的学习vhdl语言中状态机的使用。-Written in a language with vhdl traffic light control case study can be a good vhdl state machine language to use.<tofly> 在 2024-10-12 上传 | 大小：1024 | 下载：0
[VHDL编程] IIR_filter_design
说明：IIR滤波器的vhdl语言设计的简单滤波器-vhdl for iir filter<hejianhua> 在 2024-10-12 上传 | 大小：1024 | 下载：0