[VHDL编程] t1

说明：实现电机M/T法测速的VHDL代码，只要修改cnt值大小即可修改M/T法切换的频率，当小于cnt时为T法，大于时为M法。-Motor M/T method velocimetry of the VHDL code, as long as the modified value of cnt to modify the size of M/T method of frequency switching, when cnt is less t
<tianson> 在 2024-11-17 上传 | 大小：1kb | 下载：1

[VHDL编程] clock

说明：FPGA实现电子时钟，可以设置为12小时制和24小时制！-FPGA electronic clock can be set to 12-hour system and 24-hour system!
<tianson> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Sequencedetector

说明：用VHDL语言实现的序列检测器 （以1010111为例）-Sequence detector (for example 1010111)
<赵珑> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Paralleladder

说明：并行加法器VHDL代码，可实现五位加法运算-VHDL code parallel adder
<赵珑> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Serialadder

说明：VHDL语言串行加法器 可以实现五位加法运算-Serial adder five addition operations can be achieved
<赵珑> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] SevenSegmentDisplay

说明：VHDL预压7端数码管 利用不同的两种方法实现-7-end digital works two ways to achieve
<赵珑> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] annie5

说明：led汉字滚动显示，可根据不同的设定显示汉字-led scrolling display of Chinese characters can be set according to different display of Chinese characters
<anniepotter> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] cpld_config

说明：spartan3e starter kit,cpld 的配置文件-spartan3e starter kit,cpld configuration file
<xm> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_Direkt_ak

说明：VHDL代码的直接型FIR滤波器22阶。Fa=48 kHz, Fc=10kHz 可以在ModelSim下仿真， FPGA实现。 -VHDL code of the direct-type 22-order FIR filter. Fa = 48 kHz, Fc = 10kHz can be under the ModelSim simulation, FPGA realization.
<李乔> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_Direkt_BAB_P

说明：VHDL编写的代码。采用流水线方法实现的FIR滤波器。22阶。Fa=48kHz, Fc=10KHz。可用ModeSim仿真并FPGA实现-Code written in VHDL. Line method using the FIR filter. 22 bands. Fa = 48kHz, Fc = 10KHz. Can be used to achieve ModeSim simulation and FPGA
<李乔> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpinqi

说明：偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循 环下去。这种方法可以实现任意的偶数分频。-Dual frequency many times: even several times frequency should be more
<范尼> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] intfit

说明：基于Farrow结构的平方内插器，其中输入为8位的小数插值相位和8位的输入数据，实现8位数据输出，仿真验证结果显示此种方法占用资源少。-Farrow structure based on the square interpolator, which enter the decimal for the 8-bit and 8-phase interpolation of the input data to achieve 8-bit da
<徐爽> 在 2024-11-17 上传 | 大小：1kb | 下载：0