资源列表

« 1 2 ... .52 .53 .54 .55 .56 3857.58 .59 .60 .61 .62 ... 4311 »

[VHDL编程K163_addition

说明:elliptic curve in GF2m
<endah> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程CORDIC_design_verilog_digital_computer

说明:CORDIC数字计算机verilog设计.rar-CORDIC design verilog digital computer. Rar
<海天之洲> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程Application_of_pseudo_random_sequence_verilog_desi

说明:伪随机序列应用verilog设计.rar-Application of pseudo-random sequence verilog design.rar
<海天之洲> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程adder44

说明:adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments-adder 4+ 4 bits, for use with a Altera, and 2 displays 7 segments
<rich> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程BusDelay

说明:buffer delay vhdl model
<gnomix> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程MediaMobile

说明:moving average vhdl source code
<gnomix> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL01

说明:全加器仿真程序. 大家可以参考下 ,本人检查无误。无毒。如有问题,请来信咨询。-Full adder simulation program. You can refer to, I check the accuracy. Non-toxic. If you have any questions, please contact us advice.
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL02

说明:加法器和全加器参考程序,由VHDL代码编写。初学者可以看一看。内容无毒,下载请杀毒使用。-Adder reference procedures, prepared by the VHDL code. Beginners can take a look at. Content-free, download antivirus, please use.
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL03

说明:全加器仿真程序代码,本人亲自测试,代码简单,安全无毒。放心下载和使用。-Full adder simulation code, I personally tested the code simple, safe non-toxic. Ease to download and use.
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL04

说明:4位微处理器系统的顶层描述代码,本人亲自测试,代码很简单。明了。内容无毒。放心下载使用-4 top-level descr iption of the microprocessor system code, I personally tested the code is very simple. Clear. The content of non-toxic. Download ease the use of
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL05

说明:ALU算术逻辑运算模块设计代码。内容简单。是个不错的代码,学习的人可以下载参阅。-ALU arithmetic logic operations module design code. Simple. Is not a bad code, people can download the study refer to.
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL06

说明:16×4bit的FIFO设计代码,学习代码,请在下载24小时后删除。-16 × 4bit the FIFO design code, learning the code, please delete after 24 hours to download.
<yanyinhong> 在 2024-11-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .52 .53 .54 .55 .56 3857.58 .59 .60 .61 .62 ... 4311 »

源码中国 www.ymcn.org