资源列表
[VHDL编程] VHDL06
说明:16×4bit的FIFO设计代码,学习代码,请在下载24小时后删除。-16 × 4bit the FIFO design code, learning the code, please delete after 24 hours to download.<yanyinhong> 在 2025-04-25 上传 | 大小:1kb | 下载:0
[VHDL编程] keyboardverilog
说明:键盘扫描verilog,键盘输入的扫描,用verylog语言编写-keyboard verylog<张强> 在 2025-04-25 上传 | 大小:1kb | 下载:0
[VHDL编程] div_2m_to_2
说明:将2MHz信号分频成2Hz信号的分频器,多用于指示灯的显示,实际使用过。-2MHz to 2Hz divider<吴次仁> 在 2025-04-25 上传 | 大小:1kb | 下载:0