[VHDL编程] cam

说明：This Verilog desription shows an example for a Content Adressable Memory (CAM)
<balloo> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：A Verilog descr iption of a synchronous FIFO memory circuit
<balloo> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] divide_by_3

说明：This module divides the input clock frequency by 3.
<balloo> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] frequency_divide

说明：本程序用verilog编写，实现了任意整数分频-Arbitrary integer frequency_divider
<何斌> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pll_verilog

说明：全数字锁相环的verilog源代码,仿真已通过 -All-Digital Phase-Locked Loop verilog source code, simulation has passed
<isaac> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] nxn_multiplier

说明：Verilog module for hardware N x N multiplier using generate keyword.
<ifusmell> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：用verilog写的代码，已经过调试，可以试用一下。-Verilog code used to write, has been testing, you can try.
<qaz> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ad_in

说明：用于FPGA,数据宽度转换。10位数据输入，经转换后128位输出模块。-For the FPGA, the data width conversion. 10-bit data input, the converted output module 128.
<almondeo> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] gray_cnt

说明：一个格雷码计数器，利用Verilog语言实现，一个初学者的好例子。-A Gray-code counters, the use of Verilog language, a good example for beginners.
<speed> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC5614

说明：D芯片AC5614接口控制的程序，采用VHDL语言编写-D interface to control the AC5614 chip procedures, the use of VHDL language
<wang> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_SPI_Trans

说明：FPGA模拟SPI与MSP430通讯Verilog程序-A verilog program of fpga talks to mcu msp430 using spi
<卢山> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 5_lined_cpu

说明：简单5级流水线CPU的verilog逻辑设计-Simple line 5 of the CPU logic design verilog
<张健> 在 2025-01-19 上传 | 大小：1kb | 下载：0