资源列表
[VHDL编程] clock_divider
说明:This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.<Shahzad> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] HDB3_decoder
说明:用VerilogHDL实现了HDB3码到NRZ码的解码过程-decode HDB3 code to NRZ code using VerilogHDL<谈钒> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] slave_spi_ctrl
说明:SPI 的FPGA控制源代码,用于一般通用的SPI技术,FPGA/CPLD控制的AD数据采集-SPI control course code<luxiaogang> 在 2024-11-17 上传 | 大小:1kb | 下载:1
[VHDL编程] waterline_adder
说明:这是一个用Verilog编写的四级流水线加法器-This is a Verilog prepared with four pipeline adder<伊莲幽梦> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] VHDLcode_registr
说明:VHDL implementation of registors<judy> 在 2024-11-17 上传 | 大小:1kb | 下载:0
[VHDL编程] DigitalWatchVerilog
说明:一个用Verilog实现的数字跑表的程序 希望对你的设计有帮助-With the realization of a digital stopwatch Verilog process of design you would like to help<YangPeng> 在 2024-11-17 上传 | 大小:1kb | 下载:0