资源列表

« 1 2 ... .61 .62 .63 .64 .65 3866.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程S2P_TOP

说明:This file contains the top module which uses the S2P_SM module which is actually a controller. SO by changing in the top module we can use the S2P module completely-This file contains the top module which uses the S
<Shahzad> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程P2S_TOP

说明:This file contains the Parallel to Serial conversion. This is the top module where we can change the code. The other part of this file is Parallel to Serial controller i,e P2S_SM
<Shahzad> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程P2S_SM

说明:This file contains the state machine which has the control signals required for the parallel to serial conversion-This file contains the state machine which has the control signals required for the parallel to serial con
<Shahzad> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程clock_divider

说明:This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.
<Shahzad> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程HDB3

说明:用VerilogHDL实现了从NRZ码到HDB3码的编码过程-NRZ code to HDB3 code using VerilogHDL
<谈钒> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程HDB3_decoder

说明:用VerilogHDL实现了HDB3码到NRZ码的解码过程-decode HDB3 code to NRZ code using VerilogHDL
<谈钒> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程UART_Rcvr

说明:uart 的源程序,用verilog编写-uart
<lwq> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程slave_spi_ctrl

说明:SPI 的FPGA控制源代码,用于一般通用的SPI技术,FPGA/CPLD控制的AD数据采集-SPI control course code
<luxiaogang> 在 2024-11-17 上传 | 大小:1kb | 下载:1

[VHDL编程lcd1

说明:写得很漂亮的lcd1602的源程序,可以直应用!用FPGA驱动的!-Lcd1602 very good source, you can direct the application! With FPGA-driven!
<liyanjun> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程waterline_adder

说明:这是一个用Verilog编写的四级流水线加法器-This is a Verilog prepared with four pipeline adder
<伊莲幽梦> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程VHDLcode_registr

说明:VHDL implementation of registors
<judy> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程DigitalWatchVerilog

说明:一个用Verilog实现的数字跑表的程序 希望对你的设计有帮助-With the realization of a digital stopwatch Verilog process of design you would like to help
<YangPeng> 在 2024-11-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 3866.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org