[VHDL编程] RSC

说明：Turbo码编码器的两个分量编码器RSC，主要由四个移位寄存器和两个模2加法器组成-Turbo code encoder of the two component encoders RSC, mainly by the four shift register and the two-mode adder composed of 2
<sunhao> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_bujindianjikongzhiqi

说明： vhdl编写步进电机控制器（基于FPGA）-the preparation of vhdl stepper motor controller
<jiangp> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] chinese_correct

说明： 一个关于汉字纠错码器的vhdl设计-It' s error-correcting character design vhdl
<jiangp> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo_memory

说明： 用vhdl设计的一个FIFO存储器-Vhdl design with a FIFO memory
<jiangp> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ahb_master1

说明：this is a code of AMBA AHB master protocol in verilog
<bhaskar> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] tb_ahb_master

说明：this is a AMBA AHB code for master.
<bhaskar> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_forFPGA

说明：用于FPGA的Ｎ＋０.５分频代码，可以用来进行非整数分频！-N+0.5 for FPGA-frequency code, can be used for non-integer frequency!
<尚留级> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] New

说明： amba ahb master decoder
<bhaskar> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] divide

说明：It is n-bit sequential divider in verilog language
<Lisha> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ad_conv

说明：利用CPLD来控制AD进行电压采样，并将采样值输出-CPLD to control the use of AD to voltage sampling, and sampling the value of output
<帅> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] voltage_measure

说明：利用CPLD对输入信号测量幅度，保存数值-The use of CPLD measurement range of the input signal, save value
<帅> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] dig_scan

说明：将AD采样的八位比特转化为十进制数值大小，并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
<帅> 在 2024-11-17 上传 | 大小：1kb | 下载：0