[VHDL编程] sch

说明：电子系统设计高层次综合high level synthesis 源码,C++ 实现调度-electronic system level HLS design, cpp code for scheduling
<wang bo> 在 2024-10-13 上传 | 大小：2048 | 下载：0

[VHDL编程] H.264-for-FPGA

说明：This Book describe about H.264 encoder using Verilog HDL
<jhojho> 在 2024-10-13 上传 | 大小：13732864 | 下载：0

[VHDL编程] Exercising-H.264-Video-Compression-IP-Using-Comme

说明：This book describe about Exercising-H.264-Video-Compression-IP-Using-Commer.
<jhojho> 在 2024-10-13 上传 | 大小：759808 | 下载：0

[VHDL编程] MTM_UEC1_lab04_raportfinalny

说明：verilog hdl BCD to 7seg converter with testing module
<ocmob> 在 2024-10-13 上传 | 大小：560128 | 下载：0

[VHDL编程] uart_mm

说明：Its uart transmitter and receiver
<trung> 在 2024-10-13 上传 | 大小：3508224 | 下载：0

[VHDL编程] DDR3-SDRAM-Verilog-Model

说明：官方网站的verilog语言描写的ddr3 sdram仿真模型。各种型号可选。
<刘建> 在 2024-10-13 上传 | 大小：70656 | 下载：0

[VHDL编程] dwn_sampler

说明：Multirate digital signal processing system which includes sampling rate conversion. This technique is necessary for systems with different input and output sampling rates, as the proposed multirate device is downsa
<Mohan Reddy> 在 2024-10-13 上传 | 大小：2048 | 下载：0

[VHDL编程] LTC1407

说明：针对ADC器件LTC1407的时序编写的Verilog程序，经过实际测试成功，简单实用-According to the timing of ADC device LTC1407, Verilog program, after the actual test success, simple and practical
<leon> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] dadishu_v1

说明：VHDL实现简单打地鼠游戏机，北邮数电实验-VHDL simple playing hamster games, BUPT number of electric experiment
<尚威> 在 2024-10-13 上传 | 大小：84992 | 下载：0

[VHDL编程] sswcsz3

说明：VHDL实现猜数字游戏，北邮数电实验，功能齐全，有伪随机-VHDL realization guessing game, BUPT number of electric experiment
<尚威> 在 2024-10-13 上传 | 大小：1363968 | 下载：0

[VHDL编程] transmitter

说明：UART transmitter.v.zip
<egor> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] traffic

说明：用Verilog语言模拟交通灯实验，内容简单，适合初学者，- Simulation of traffic light experiment using Verilog language
<ww> 在 2024-10-13 上传 | 大小：36864 | 下载：0