资源列表
[VHDL编程] verilog-montgomery-RSA
说明:基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件-Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file<zj> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] sdram_module3
说明:能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写-can complete read or write sdram, only include Verilog code and no simulation files<苏羽金> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] iq_balance
说明:调整iq幅度不平衡的模块,可以解决载漏和边带问题。-Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.<chan> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] spi_verilog
说明:verilog语言实现,SPI接口传输协议。-verilog,SPI interface transfer protocol<李伯> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] simple-pipeLine-CPU
说明:简单的流水线CPU实现,基于MIPS指令集。-Simple pipelined CPU implementation, based on the MIPS instruction set.<> 在 2025-02-04 上传 | 大小:7kb | 下载:0
[VHDL编程] COMPLETE-UART_16
说明:the project is complete a UART implementation where 16 UART are connect with top module for aerial applications-the project is complete a UART implementation where 16 UART are connect with top module for aerial applicat<Naresh> 在 2025-02-04 上传 | 大小:7kb | 下载:0