[VHDL编程] 7-16

说明：CIC滤波器的VERILOG HDL语言实现，通过QUARTUSII软件编译通过，仿真结果是正确的
<张侨> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] drv_dm900

说明：这是去年我编写的基于xilinx FPGA的MAC IP 核开发的驱动DM9000的源代码。基于Verilog 语言。-This is the last year I wrote based on xilinx FPGA the MAC IP core developed DM9000 driver source code. Based Verilog language.
<wtn> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] cic_40Mhz

说明：40MHz的CIC滤波器的FPGA设计，内容很完备-CIC filter of FPGA design in 40MHz，content is complete
<程联开> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] code

说明：基本元器件代码包括iv nd2 alu acc fa lfsr mux21 等-The basic components of the code include iv nd2 alu acc fa lfsr mux21 etc.
<李瑞> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] pci_to_wb_latest.tar

说明：PCI slave to WB master
<weijie> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] udpip

说明：赛灵思XILINX FPGA verilog写的UDP/IP协议，可用。-I am prepared to use verilog UDP protocol, the test is available.
<汪洋> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] DAC_VHDL

说明：DAC VHDL code using SPI method
<mohamed> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog-sin

说明：FPGA开发sin波形，用verilog写的正弦波发生器。-FPGA development sin wave with verilog write sine wave generator
<蒋壮> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] fixed_point_arithmetic

说明：该项目启动以便在verilog中创建定点（Q格式）算术模块-This project was started in order to create fixed point (Q format) arithmetic modules in verilog.
<asdtgg> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] endatreduced

说明：endat2.2协议对应的驱动模块代码，适用于开发面向海德汉编码器反馈环控制模块-endat2.2 driver module corresponding to the protocol codes, for developing suitable feedback loop Heidenhain encoder control module
<苟李> 在 2025-02-04 上传 | 大小：7kb | 下载：1

[VHDL编程] vscnfet_1_0_1

说明：CNFET VS-MODEL verilog-A 描述，用于Hspice仿真模型，优化MOSFET性能- stanford
<kasang> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] SIN_COS

说明：fpga产生正弦波形，sin_cos，modelsim仿真通过-fpga generate sin waveform,test passed
<haoluo> 在 2025-02-04 上传 | 大小：7kb | 下载：0