资源列表

« 1 2 ... .92 .93 .94 .95 .96 3197.98 .99 .00 .01 .02 ... 4311 »

[VHDL编程proje-vhdl

说明:ASYMMETRIC LARGE SIZE MULTIPLIERS WITH OPTIMISED FPGA RESOURCE UTILISATION
<mehdi> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程conv-std-logic

说明:This the code for convert binary number to integer number using std logic vector function. -This is the code for convert binary number to integer number using std logic vector function.
<backialakshmi> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程m_wallace_coding

说明:Wallace tree Multiplier
<Rosario Gowthaman> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程part4

说明:part 4 lab 2 vhdl altera
<minh> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程Testbench_SR_SerIn

说明:Testbench for Shift Register, Serial in Parallel out
<Huy> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程stopwatch-design-and-verification

说明:一个具有秒表功能的模块,具有计时、清零、暂停等功能,精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s
<csy> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程fwdfwfft

说明:4位的16点fft,ccmul为复数乘法器,bfproc为蝶形运算器,输出的结果为四位,每一级都要进行round操作。-4 16-point fft, ccmul for complex multiplier, bfproc for the butterfly operation, a result output is four, each stage should be carried out round operation.
<kove> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程submicron-technology

说明:IT IS THE TECHNOLOGY TO REDUCE THE SHORT CIRCUIT LEKAGE POWER IN CMOS TECHNOLOGY. BY THIS WE CAN AVOID THE SHORT CIRCUIT POWER
<ajay kumar> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程SRC

说明:流水线CPU的verilog实现,包含id,if,ex,mem等部分的源码-an implementation of Pipelined CPU in verilog
<zyh> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程RTL

说明:UART 具有rtl ,实验测试可用,已用于实际工程中-UART has rtl, experimental tests are available, it has been used in the actual project
<alex> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程DC-Adder_Array

说明: 要求采用快速进位链(Look Ahead)设计一个21位加法器; 2) 采用结构化的设计方法,所有加法器均采用步骤1)的21位加法器; 3) 在加法器阵列中加入流水线结构(Pipelinc),输入连续送数,输出连续出结果,流水线填满后每拍输出一个结果; -1) requires the use of fast carry chain (Look Ahead) design a 21-bit adder 2) the
<李少博> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程code

说明:verilog code for intrusion matching
<Delma> 在 2025-02-04 上传 | 大小:7kb | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 3197.98 .99 .00 .01 .02 ... 4311 »

源码中国 www.ymcn.org