[VHDL编程] HDL-player

说明：HDL Player for Xilinx
<Tsai_Jimmy> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] LATTICE_synplifyPro_basic_flow

说明：LATTICE 同步（ synplifyPro）basic_flow 源码-LATTICE synchronization (synplifyPro) basic_flow source
<zengwenbo> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] D_Flip

说明：D触发器建立时间和保持时间检查，D触发器建立时间和保持时间检查-D flip-flop setup time and hold time checks, D flip-flop setup time and hold time checks
<筱怀> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] 15-vlsi

说明：Asynchronous fine grain power gated logic paper get code and logic static used
<moorthy> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl-programs

说明：vhdl source codes for various digital systems
<princemathew> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] 26879085sttc4

说明：Package is for developing the g Encoding techniques and developed in the MATLAB
<athifshah> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] count

说明：16位加法计数器，实现计数分频功能。时钟信号变化时，进行计数功能。-six accumulate
<曹子建> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] Barrel-shifter

说明：barriel shifter is used to design the unconfined shift. It has optional code to decide the logical function.also, you can decide the bit your shifter.
<> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] dianhua-jifeiqi-verilog

说明：电话计费器的verilog程序，希望对大家有用-Telephone billing verilog program
<罗康> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] ssl_decompose

说明：SSL安全协议解码源代码，和测试激励文件-SSL security protocol decoder source code, and test incentives document
<张雷> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl

说明：vhdl code for serial_receiver
<ali> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] sources

说明：This project is made for DE2 card , that is a chronometer
<youpiyoupi> 在 2025-02-04 上传 | 大小：7kb | 下载：0