[VHDL编程] ps2_keyboard

说明：VErilog编写的PS2键盘读写源码 模块端口的列表： clk, reset, ps2_clk, ps2_data, rx_extended, rx_released, rx_shift_key_on, rx_scan_code, rx_ascii, rx_data_ready, // rx_read_o rx_read, // rx_read_ack_i
<> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] BAO_TP2

说明：基于VHDL的简单CPU模型的代码，包含十个原件。已经过仿真河综合-VHDL code for a simple CPU model-based, contains ten originals. River Comprehensive simulation has been
<包包> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] V

说明：利用FPGA实现一个乒乓球的小游戏，测试可用-FPGA implementation of a table tennis game
<annlair> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] full-asd

说明：ABOUT FULL ADDER VHDL CODE
<nandini> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] Keyb27Seg

说明：VHDL codes for Multiplexed 7 segment LED, verified for Spartan3E (Basys2) FPGA board. This is part of Digital System Design course at Fasilkom UI.
<santo> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] n-bit

说明：n bit parity generator is a versatile program that adds parity bits for any length of data the user enters . It accurately adds parity bits on the MSB and solves the problem during any kind of digital communication proto
<srivhdl> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] screen-protect

说明：基于VHDL语言编写的，通过下载到FPGA板子上，连接到电脑屏幕实现的屏幕保护程序，屏保中实现了多种运动方式，已包含按键防抖动功能。-VHDL language, downloaded to the FPGA board connected to the computer screen to achieve the screen saver, screensaver to achieve a variety of sports, con
<momo> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] sdramtest

说明：vhdl语言编写读写三星SDRAM程序，包含读写控制程序，地址转化程序，测试模块程序-vhdl language, reading and writing the Samsung SDRAM program, contains the read and write control procedures address conversion program, the test module program
<bambod> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] pmd

说明：一个跑马灯程序，加入了变速，变换方向，设定初始图形，以及分离为两个跑马灯的功能-A marquee program, adding a variable speed, change direction, set the initial graphics, and separated into two marquees functionality
<陈偕行> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] 5-15

说明：用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特-Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits
<张山> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl_miaobiao

说明：基于FPGA，VHDL实现秒表功能，利用了分频和计数-FPGA, VHDL-based stopwatch function, the use of divide and count
<ljx> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] FPGA_I2C_Verilog

说明：fpga上用verilog HDL实现的I2C协议，逻辑编写清晰正确，值得新手借鉴-FPGA on the use the verilog HDL implementation of the I2C protocol, logical write clear and correct, worth novice reference
<fan> 在 2025-02-04 上传 | 大小：7kb | 下载：0