资源列表

« 1 2 ... .88 .89 .90 .91 .92 3193.94 .95 .96 .97 .98 ... 4311 »

[VHDL编程Async-FIFO-VHDL

说明:异步FIFO VHDL代码实现,包括:async_fifo_show_ahead.vhd, async_fifo_show_ahead_rd_task_logic.vhd,async_fifo_show_ahead_wr_task_logic.vhd, sync_r2w.vhd,sync_ram_std_dc.vhd,sync_w2r.vhd-The asynchronous FIFO VHDL code imple
<taxi> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程frenq

说明:用于等精度频率计测量程序,可下载至FPGA,或CPLD芯片中-Used for other precision frequency measurement procedures
<董德勇> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程tft-7-LCD-DRIVE-VERILOG

说明:基于FPGA 液晶屏驱动,使用verilog编写-Fpga based on the tft LCD driver, is written in verilog
<苏旸> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程hardware_codeaasoftware_code

说明:自动贩卖机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。 顾客可选择的饮料价格有1元,1元4角,2元三种,每次只能售出1瓶饮料,购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币,此时如果未选择取消,机器将发出饮料和找零硬币。 顾客投入硬币之后,如果按取消键,机器也将退出所投入的全部金额。 找零或退币时,按由大到
<苏阳平> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程curriculum_design_v2

说明:课程设计,数字频率计源代码,用Verilog HDL写的-Curriculum design, digital frequency meter source code, written using Verilog HDL
<张远锋> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程jishuqi

说明:各进位计数器,包括16位,10位,4位都齐了-The binary counter, including 16, 10, 4 all here
<褚先明> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程cpe329-rgb-controller

说明:this is a document about rgb
<DuySir0> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程VGA

说明:verilog编写的VGA 2选1切换 经验证,正确-verilog prepared VGA 2-to-1 switching proven correct
<阳阳> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程vga_640x460_spirte

说明:使用Verilog语言编写的vga显示条纹的程序,可以在显示器上显示彩带,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-Using Verilog language program vga display stripes, ribbons can be displayed on the monitor in the Xilinx Spartan-6 run through, is a very good pro
<于洋> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程brom_16x8

说明:使用Verilog语言编写的ROM读写程序,使用IP核,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-ROM using Verilog language literacy program, the use of IP core in Xilinx Spartan-6 run through, is a very good program Verlog
<于洋> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程signed_integer_divider_latest.tar

说明:VERILOG IMPLEMENTATION OF SIGNED INTEGER DIVIDER
<ANNIYAN> 在 2025-02-04 上传 | 大小:7kb | 下载:0

[VHDL编程8b10b

说明:8b10b编解码,用于光通信和千兆以太网,verilog编写,已验证-8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified
<容易> 在 2025-02-04 上传 | 大小:7kb | 下载:1
« 1 2 ... .88 .89 .90 .91 .92 3193.94 .95 .96 .97 .98 ... 4311 »

源码中国 www.ymcn.org