[VHDL编程] UART

说明：verilog代码，串口发送接收代码，含有源代码和测试文件，准确可用-verilog code for serial port transmit and receive code, with source code and test files, and accurate available
<WANGLIN> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] aes-vhdl

说明：使用vhdl语言实现aes（rijndael 算法），程序整体封装成为一个package，方便调用-Using vhdl language aes (rijndael algorithm), the program as a whole package as a package, easy call
<Bruce Lee> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] BCH_EncDec_Matlab

说明：bch编解码的完整版，本人已经做过fpga实现，就是按照该程序为原型，绝对可运行-bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run
<李发军> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] altera_avalon_spi

说明：Altera NIOS II SPI 驱动-Altera NIOS II uart DRIVER
<zy> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] FFT_verilog

说明：verilog 实现的FFT 流水线操作，速度能达到200M-verilog pipelining the FFT implementation, the speed can reach 200M
<tangganping> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] shi-yan-7

说明：用VHDL语言设计交通信号灯自动指挥系统的设计-Traffic signal design of automatic command system
<li li> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] miaobiaosheji

说明：设计 秒表 ＶＨＤＬ　利用分频　计数 显示等模块实现秒表功能-VHDL design using frequency counts stopwatch display module stopwatch function
<语庄> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] led_run

说明：基于FPGA的跑马灯VHDL设计程序，自己编译-Marquee VHDL FPGA-based design program, compile it yourself
<张洋> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] kfpga_serial

说明：fpga programming. I used an fpga to extand the serial ports as i did not have enough. very useful
<baamiis> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog1

说明：此代码实现了n进制计数器，有清零。保持还有减一计数。-This code implements the n binary counter, there is clear. Keeping it there by a count
<徐岳> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] Chapter-4

说明：Verilog数字系统设计教程(第2版)”这本书的思考题没有答案，要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Desi
<shixiaodong> 在 2025-02-04 上传 | 大小：7kb | 下载：0

[VHDL编程] Chapter-7

说明：练习七在verilog hdl中使用任务（task）319 -• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, inc
<shixiaodong> 在 2025-02-04 上传 | 大小：7kb | 下载：0